电子技术第15讲(逻辑门电路、组合逻辑电路).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第13章 组合逻辑电路,第15讲,13.6,TTL,集成门电路,13.7 其它类型的,TTL,门电路,13.8 组合逻辑电路的分析,13.9 组合逻辑电路的设计,13.10 集成组合逻辑电路,TTL,晶体管-晶体管逻辑集成电路,集成门电路,集成门电路,双极型,TTL(,T,ransistor-,T,ransistor,L,ogic,Integrated Circuit,TTL,),ECL,NMOS,CMOS,PMOS,MOS,型,（,M,etal-,O,xide-,S,emiconductor，,MOS,）,MOS,金属氧化物半导体场效应管集成电路,13.6.1,TTL,与非门的基本原理,TTL,与非门的内部结构,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,C,T,1,:,多发射极晶体管,13.6,TTL,集成门电路,N,N,P,1.任一输入为低电平（0.3,V）,时,“0,”,1V,不足以让,T,2、,T,5,导通,三个,PN,结,导通需2.1,V,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,C,T,2,、T,5,截止,u,o,u,o,=5-,u,R,2,-,u,be,3,-,u,be,4,3.4V,高电平！,N,N,P,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,C,“1”,全导通,电位被嵌,在2.1,V,全反偏,1V,截止,2.输入全为高电平（3.4,V）,时或输入全甩空,T,2,、T,5,饱和导通,u,o,=0.3V,输出低电平,输入甩空，相当于输入,“,1,”,N,N,P,输入、输出的逻辑关系式：,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,C,与非门表示符号,逻辑表示式,&,A,B,Y,C,Y=ABC,Y=A,A,Y,（,非门，反相器）,&,A,B,Y,Y=AB,如：,TTL,门电路芯片（,四2输入与非门，,型号74,LS00,),地GND,TTL,门电路芯片简介,外形,&,&,&,14,13,12,11,10,9,8,1,2,3,4,5,6,7,&,管脚,电源,V,CC,（+5V）,4、常用,TTL,逻辑门电路,名称,国际常用系列型号,国产部标型号,说明,四2输入与非门,74,LS00,T1000,四2输入或门,四2异或门,四2输入或非门,四2输入与门,双4输入与非门,双4输入与门,六反相器,8输入与非门,74,LS32,74,LS02,74,LS08,74,LS86,74,LS21,74,LS20,74,LS30,74,LS04,T186,T1008,T1086,T1021,T1002,一个组件内部有四个门，每个门有两个输入端一个输出端。,一个组件内有两个门，每个门有4个输入端。,只一个门，8个输入端。,有6个反相器。,13.6.,2,TTL,门电路的主要技术参数,1)输出高电平、低电平,高电平:3.4,V-4V,以上,低电平:0.3,V-0.4V,以下,2)阈值电压：,U,TH,=1.4V,V,I,V,O,高电平,低电平,1,V,O,V,I,U,TH,=1.4V,3)扇出系数:,N=10,&,&,&,1,TTL,门电路的主要参数,扇出系数 输出端允许驱动的门电路的最大数目。,输入,A、B,波形如图所示,请画出与非门的输出（,Y）,波形。,A,B,Y,Y=AB,课堂练习:,&,A,B,Y,A B Y,0 0 1,0 1 1,1 0 1,1 1 0,真值表,R,L,U,CC,13.7 其它类型的,TTL,门电路,1.集电极开路的与非门（,OC,门）,输入全1时，输出=0；,输入任0时，输出悬空,+5V,F,R,2,R,1,3k,T,2,R,3,T,1,T,5,b,1,c,1,A,B,C,&,符号,应用时输出端要接一上拉负载电阻,R,L,。,&,OC,门可以实现,“,线与,”,功能。,&,&,&,U,CC,F,1,F,2,F,3,F,分析：,F,1,、F,2,、F,3,任一导通，则,F=0。F,1,、F,2,、F,3,全截止，,则,F=1。,输出级,R,L,U,CC,R,L,T,5,T,5,T,5,F=F,1,F,2,F,3,负载电阻,R,L,和,电源,U,CC,可以根据情况选择。,&,J,+,30,V,220,V,J,D,2.三态门,E,控制端,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,D,E,一、结构,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,D,E,二、工作原理,(1)控制端,E=0,时的工作情况：,0,1,截止,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,D,E,(2)控制端,E=1,时的工作情况,1,0,导通,截止,截止,高阻态,&,A,B,F,符号,功能表,三、三态门的符号及功能表,&,A,B,F,符号,功能表,使能端高电平,起作用,使能端低电平,起作用,E,1,E,2,E,3,公用总线,=,=,=,三态门主要作为,TTL,电路与,总线,间的,接口电路,。,四、三态门的用途,工作时，,E,1,、E,2,、E,3,分时,接入高电平。,13.8 组合逻辑电路的分析,特点,:某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。,组合逻辑电路,：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,化简,得出结论（逻辑功能）。,组合逻辑电路图,写出逻辑表达式,分析方法：,例1：,&,&,&,&,A,B,Y,AB,AAB,BAB,Y,=AAB,BAB,=AAB,+,BAB,=AAB,+,BAB,=AB(A,+,B)=(A,+,B)(A,+,B)=0,+,AB,+,AB,+,0,异或门,组合逻辑电路的分析,=AB,+,AB,组合逻辑电路的分析,例2：,M=1,(,高电平）：,Y=A,M=0,(,低电平）：,Y=B,本图功能：二选一电路。,数据选择器,B,&,&,&,A,M,Y,1,M=0,时：门1输出恒为1，,A,信号被拒之门外。,零电平对与非门的封门作用。,Y=AM BM=AM+BM,13.9 组合逻辑电路的设计,方法步骤:,根据题意列真值表,逻辑式,化简,卡诺图,化简,画逻辑电路图,写最简逻辑式,例1,:,交通灯故障监测逻辑电路的设计。,红灯,R,黄灯,Y,绿灯,G,单独亮,正常,黄、绿同时亮,正常,其它情况,不正常,RYG,单独亮,正常,黄、绿同时亮,正常,其他情况,不正常,R,YG,0,00,01,1,11,10,1,1,1,1,0,0,0,0,Z=RYG+RG+RY,组合逻辑电路的设计,R Y G Z,0 0 0 1,0 0 1 0,0 1 0 0,0 1 1 0,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,1、列真值表,2、卡诺图,化简,RY,RG,3、写最简逻辑式,设,：灯亮为“1”，不亮为“0”，,正常为“0”，不正常为“1”。,例1,4、,用基本逻辑门构成逻辑电路,Z=RYG+RG+RY,R,Y,G,&,1,1,1,&,&,1,Z,若要求用,与非门,构成逻辑电路呢？,组合逻辑电路的设计,例1,5、用与非门构成逻辑电路,=RYG+RG+RY,=,RYG RG RY,组合逻辑电路的设计,例1,Z=RYG+RG+RY,R,Y,G,&,1,1,1,&,&,Z,&,(,利用反演定理,A+B=A,B ,A+B+C=A,B,C),例2,设计一个三人表决逻辑电路，要求:三人,A、B、C,各控制一个按键，按下为“1”，不按为“0”。多数（,2）,按下为通过。通过时,L1，,不通过,L0。,用与非门实现。,组合逻辑电路的设计,L,A,B,C,+5V,要设计的逻辑电路,A B C L,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,A,BC,0,00,01,1,11,10,1,1,1,1,0,0,0,0,2、用画卡诺图化简,L=AC+BC+AB,3、写出最简“与或”式,组合逻辑电路的设计,1、列真值表,BC,AC,AB,4、用与非门实现逻辑电路,L=AB+AC+BC,=AB AC BC,组合逻辑电路的设计,例2,&,&,&,&,A,B,C,L,&,13.10 集成组合逻辑电路,13.10.1 数据选择器,13.10.2 七段显示译码器,13.10.3 译码器,13.10.4 加法器,13.10.1 数据选择器,集成组合逻辑电路,从多个数据中选择出一个选择，也叫多路转换器,其功能类似一个多投开关，是一个多输入、单输出的组合,逻辑电路,。,D,0,D,1,F,A,输入,输出,控制,1、,2选1数据选择器,1,&,&,D,0,D,1,A,1,F,A F,0 D,0,1 D,1,F=AD,0,+AD,1,输入数据,输出数据,控制信号,集成化,D,0,D,1,Y,A,型号:74,LS157,数据选择器,2、,4选1数据选择器,(集成电路型号:74,LS153),A,1,A,0,Y,0 0,D,0,0 1,D,1,1 0,D,2,1 1,D,3,Y=A,1,A,0,D,0,+A,1,A,0,D,1,+A,1,A,0,D,2,+A,1,A,0,D,3,D,0,A,0,D,3,D,2,D,1,A,1,Y,Y=A,1,A,0,D,0,+A,1,A,0,D,1,+A,1,A,0,D,2,+A,1,A,0,D,3,4选1数据选择器,&,&,&,&,1,D,O,D,1,D,2,D,3,1,1,Y,A,0,A,1,&,&,1,2,3,4,5,6,&,&,7,8,9,10,11,12,13,14,15,16,地,1W,1D,0,1D,1,1D,2,1D,3,A,1,2S,2D,2,2W,2D,0,2D,1,2D,3,A,0,电源,1S,TTL,集成电路：双4选1数据选择器,型号:74,LS153（,国产,T1153-T4153),输出,输入,A,0,A,1,S,W,1,0,0,0 0,0,1 0,1,0 0,1,1 0,D,0,D,1,D,2,D,3,13.10.2 七段显示译码器,显示译码器,用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。,数字、文字、符号代码,译码器,显示器,二进制数（8421码）,显示译码器,二进制数 十进制数,0 0 0 0 0,0 0 0 1 1,0 0 1 0 2,0 0 1 1 3,0 1 0 0 4,0 1 0 1 5,0 1 1 0 6,0 1 1 1 7,1 0 0 0 8,1 0 0 1 9,二进制数 十进制数,1 0 1 0 10,1 0 1 1 11,1 1 0 0 12,1 1 0 1 13,1 1 1 0 14,1 1 1 1 15,组成：用0和1两个数字组成，,逢二进一,二进制数（8421码）,每一位上的1所代表的十进制数的大小称为,权重,例：十进制数 1 1 1 1,1,10,3,+110,2,+110,1,+110,0,=11000+1100+110+11,=1111,例：二进制数 1 1 1 1,1,2,3,+12,2,+12,1,+12,0,=18+14+12+11,=15,四位二进制数，每位的权重分别为8、4、2、1，所以称为,8421码,权重,底数称为,基,指数为位数,二十进制（,BCD,码）,显示译码器,用4位二进制数0000-1001,分别代表十进制数0-9，,称为二十进制数，,又称为,BCD,码,（,Binary Coded Decimal）,BCD,码,十进制数,0 0 0 0 0,0 0 0 1 1,0 0 1 0 2,0 0 1 1 3,0 1 0 0 4,0 1 0 1 5,0 1 1 0 6,0 1 1 1 7,1 0 0 0 8,1 0 0 1 9,a,b,c,d,e,f,g,Ya,-,Yg,:,控制信号,高电平时,对应的,LED,亮,低电平时,对应的,LED,灭,发光二极管,510,Ya,Yb,Yg,a,b,g,510,510,显示译码器,1）二-十进制显示译码器,-,七段数码管显示译码器,译 码 器,A,3,A,2,A,1,A,0,A,3,-A,0,:,输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,a,b,c,d,e,f,g,Ya,Yb,Yc,Yd,Ye,Yf,Yg,Ya,a,b,c,d,e,f,g,译 码 器,Yb,Yc,Yd,Ye,Yf,Yg,A,3,A,2,A,1,A,0,七段显示译码电路真值表,十进制数,A,3,A,2,A,1,A,0,Ya Yb Yc,Yd,Ye Yf Yg,显示字形,0 0 0 0 0 1 1 1 1 1 1 0 0,1 0 0 0 1 0 1 1 0 0 0 0 1,输入,二进制数,输出,七段显示译码电路真值表,十进制数,A,3,A,2,A,1,A,0,Ya Yb Yc,Yd,Ye Yf Yg,显示字形,0,0 0 0 0,1,1 1 1 1,1 0 0,1,0 0 0 1,0,1 1 0 0 0 0 1,2,0 0 1 0,1,1 0 1 1 0 1 2,3,0 0 1 1,1,1 1 1 0 0 1 3,4,0 1 0 0,0,1 1 0 0 1 1 4,5,0 1 0 1,1,0 1 1 0 1 1 5,6 0 1 1 0,0,0 1 1 1 1 1 6,7,0 1 1 1,1,1 1 0 0 0 0 7,8,1 0 0 0,1,1 1 1 1 1 1 8,9,1 0 0 1,1,1 1 0 0 1 1 9,A,3,A,2,A,1,A,0,00,11,01,00,10,01,11,10,1,1,1,1,1,1,1,0,0,0,无所谓项当1处理,先设计输出,Ya,的逻辑表示式及电路图,Ya,=,A,3,+,A,2,A,0,+,A,2,A,1,+,A,2,A,0,=,A,3,A,2,A,0,A,2,A,1,A,2,A,0,A,3,A,2,A,1,A,0,Ya,0 0 0 0 0,1,1 0 0 0 1,0,2 0 0 1 0,1,3 0 0 1 1,1,4 0 1 0 0,0,5 0 1 0 1,1,6 0 1 1 0,0,7 0 1 1 1,1,8 1 0 0 0,1,9 1 0 0 1,1,以同样的方法可设计出,Yb,-,Yg,的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。,将此电路图集成化，得到,七段显示译码器,的集成电路,74,LS48,（,国产型号：,T339）,74LS48,(T339),GND,Vcc,电源,5,V,地,A,3,A,2,A,1,A,0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,LT,I,B,I,BR,七段数码管显示译码器,I,B,为0时，使,Ya,-,Yg,=0，,全灭。,I,BR,为0且,A,3,A,0,0,时，使,Ya,-,Yg,=0，,全灭。,控制端,控制端,七段数码管显示译码器,输入数据,输出,为0时，使,Ya,-,Yg,=1,亮“8”，说明工作正常。,LT,：测试端,LT,I,B,：灭灯端(输入),I,BR,：灭零输入端,：灭零输出端,Y,BR,控制端功能,74LS48,(T339),GND,Vcc,电源,5,V,地,A,3,A,2,A,1,A,0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,LT,I,BR,I,B,/Y,BR,Y,BR,，当,I,BR,0,且,A,3,A,0,0,时，,Y,BR,0；,否则,Y,BR,1,七段数码管显示译码器,I,BR,和,Y,BR,配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示,0 0 5 6 7.9 9 0 0,七段显示译码器74,LS48,与数码管的连接,5V,a,b,c,d,e,f,g,74LS48,(T339),GND,Vcc,电源5,V,A,3,A,2,A,1,A,0,Ya,Yb,Yd,Yf,Ye,Yg,Yc,LT,I,B,I,BR,输入信号,此三控制端不用时，通过电阻接高电平。,BCD码,13.10.3 译码器,用途:计算机中的地址译码电路,常用类型:,2,线 4线译码器 型号:74,LS139,3,线 8线译码器 型号:74,LS138,4,线 16线译码器 型号:74,LS154,(1)2,线 4线译码器,A,1,A,0,Y,1,Y,3,Y,0,Y,2,真值表,Y,2,A,1,A,0,Y,1,Y,3,0 0 1 1 1 0,0 1 1 1 0 1,1 0 1 0 1 1,1 1 0 1 1 1,Y,0,Y,0,画关于 的卡诺图,A,1,A,0,0,1,1,1,1,1,0,0,Y,0,=A,1,+A,0,=A,1,A,0,写出关于 的逻辑式,Y,0,同理写出其他输出量的逻辑式,Y,0,=A,1,+A,0,=A,1,A,0,Y,1,=A,1,+A,0,=A,1,A,0,Y,2,=A,1,+A,0,=A,1,A,0,Y,3,=A,1,+A,0,=A,1,A,0,1,1,&,&,&,&,Y,0,Y,1,Y,2,Y,3,A,1,A,0,74,LS139,(,2)3线8线译码器,（74,LS138）,A,0,A,1,A,2,Y,0,Y,1,Y,7,A,2,A,1,A,0,0 0 0,只,=0,Y,0,0 0 1,只,=0,Y,1,1 1 1,只,=0,Y,7,(,逻辑电路设计略,设计方法同24译码器),(,3)4线16线译码器,（74,LS154）,(,逻辑电路设计略,设计方法同24译码器),0 0 0 1,只,=0,A,2,A,1,A,0,0 0 0 0,只,=0,Y,0,Y,1,1 1 1 1,只,=0,Y,15,A,3,A,0,A,1,A,2,Y,0,Y,1,Y,15,A,3,译码器的应用举例:,(,1)模拟信号多路转换的数字控制,输入模拟电压,模拟电子开关,u,0,u,1,u,2,u,3,译码器,A,1,A,0,Y,0,Y,1,Y,2,Y,3,u,输出模拟电压,数字控制信号,(,2)计算机中存储器单元及输入输出接口的寻址,0,单元,1单元,2单元,3单元,控制门,控制门,控制门,控制门,译码器,A,1,A,0,Y,0,Y,1,Y,2,Y,3,或接口单元,存储器单元,计算机,中央控制,单元,(,CPU),数据线,地址线,单元选择线,地址线数,n,寻址范围(可选择的单元数),n,2,3,4,16(,单片机),(1,K=1024),20(PC/XT),26(PC586)(1M=1KK),13.10.4 加法器,(,1)半加器,1,+)0,1,0,+)1,1,0,+)0,0,1,+)1,1 0,进位,C,半加器真值表,A B F C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,F=AB+AB=A,B,C=AB,F=AB+AB=A,B,C=AB,半加器逻辑电路图,A,&,1,B,F,C,半加器,A,B,F,C,(,2)全加器,半加器,A,B,F,C,全加器,A,n,B,n,C,n,F,n,C,n,+1,本位加数,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,C,n,A,n,B,n,F,n,C,n+1,0 0,0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 0 1 0,1 0 1 0 1,1 1 0 0 1,1 1 1 1 1,F,n,=,C,n,(A,n,B,n,),C,n+1,=,A,n,B,n,+,C,n,(A,n,B,n,),全加器逻辑函数式,F,n,=,C,n,(A,n,B,n,),C,n+1,=,A,n,B,n,+,C,n,(A,n,B,n,),A,n,&,1,B,n,&,1,C,n,F,n,C,n+1,1,全加器,由2个半加器构成一个全加器,半加器,全加器,A,n,B,n,C,n,F,n,C,n,+1,用4,个全加器构成一个4 位二进制加法器,全加器,全加器,全加器,全加器,C,0,C,4,A,0,A,3,A,2,A,1,B,0,B,1,B,3,B,2,F,0,F,1,F,2,F,3,74,LS83,本课应重点掌握的内容,1.掌握组合逻辑电路设计的步骤，并能设计给定,逻辑功能的逻辑电路，用与非门实现，最多输,入变量个数4个。,2.理解课上所讲的各种数字集成组合逻辑电路的,设计方法。,结 束,