第7章门电路和组合逻辑电路.ppt

单击以编辑,母版标题样式,单击以编辑母版文本样式,第二级,第三级,第四级,第五级,*,7.1,分立元件门电路简介,7.2,TTL,集成门电路,7.3,MOS,门电路,7.4,组合逻辑电路的分析,7.6,常用数字集成组合逻辑电路,7.5,组合逻辑电路的设计,第,7,章 门电路和组合逻辑电路,第,7,章,目录,已知组合逻辑电路图，确定它们的逻辑功能。,分析步骤：,（,1,）根据逻辑图，写出逻辑函数表达式,（,2,）对逻辑函数表达式化简,（,3,）根据最简表达式列出真值表,（,4,）由真值表确定逻辑电路的功能,组合逻辑电路：,逻辑电路在某一时刻的输出状态仅,由该时刻电路的输入信号所决定。,7.4,组合逻辑电路的分析,第,7,章,7.4,&,1,例,:,分析下图逻辑电路的功能。,&,1,&,A,B,Y,AB,A,B,AB,Y=,AB,AB,=AB+AB,真值表,A B Y,0 0 1,0 1 0,1 0 0,1 1 1,功能,:,当,A,、,B,取值相同时，,输出为,1,是同或电路。,A,B,=,Y,第,7,章,7.4,例,:,分析下图逻辑电路的功能。,Y,1,=A+B=A B,Y,3,=A+B=A B,Y,2,=,A+B,A+B,+,=(A+B)(A+B),=AB+AB,真值表,A B,Y,1,0 0 0,0 1 0,1 0 1,1 1 0,Y,2,Y,3,1 0,0 1,0 0,1 0,功能,:,当,AB,时,Y,1,=1,;,当,A,1,1,1,&,例,:,分析下图逻辑电路的功能。,&,&,A,B,F,AB,=,AB+AB,异或门真值表,A B F,0 0 0,0 1 1,1 0 1,1 1 0,功能,:,当,A,、,B,取值不相同时，,输出为,1,。是异或门。,A,B,=1,F,&,A,AB,B,AB,A,AB,B,AB,F=,=,A,AB,A,AB,+,A,AB,B,AB,=A(A+B)+B(A+B),例题,第,11,章,11,3,一、举例,例,1,、,A,B,Z,=1,C,L,=1,A,B,C,L,0,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,0,0,1,1,0,1,0,1,1,0,0,1,1,1,1,真值表,逻辑功能：,三位奇偶校验电路,或三位判奇电路,0,0,0,逻辑表达式：,例,2,：试分析图所示逻辑电路的功能,。,因此该电路为少数服从多数电路，称表决电路。,（,1,）逻辑表达式,（,2,）真值表,（,3,）判断：,多数输入变量为,1,，输出,F,为,1,；,多数输入变量为,0,，输出,F,为,0,A B C F,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,真值表,F,0,=A,1,A,0,F,1,=A,1,A,0,F,2,=A,1,A,0,F,3,=A,1,A,0,F,1,=,A,1,A,0,F,3,=,A,1,A,0,F,2,=,A,1,A,0,F,0,=,A,1,A,0,图,3-2,A,1,A,0,F,3,F,2,F,1,F,0,1,1,&,&,&,&,例,3,分析图,3-2,逻辑功能,2,、列真值表,A,1,A,0,F,0,F,1,F,2,F,3,0 0,0 1,0,1 1,1 0 0 0,0 1 0 0,0 0 1 0,0 0 0 1,3,、确定逻辑功能,对应,A,1,A,0,的任意组合,F,0,、,F,1,、,F,2,、,F,3,中只有一个为,1,，其余都为,0,，说明输出为高电平有效。,只要观察输出状态就知道输入代码值，这种电路称作译码电路。,综上所述，该电路为高电平有效的译码器电路。,1,、写表达式,2,、列真值表,A,1,A,0,F,0 0,0 1,1 0,1 1,D,0,D,1,D,2,D,3,A,0,A,1,F,D,0,D,1,D,2,D,3,1,1,1,&,&,&,&,例,4,分析图,3-4,逻辑功能,3.,确定逻辑功能,由表,2,看出，,A,1,A,0,=00,时，,F,=,D,0,；,A,1,A,0,=01,时，,F,=,D,1,；,A,1,A,0,=10,时，,F,=,D,2,；,A,1,A,0,=11,时，,F,=,D,3,。,即给,A,1,A,0,赋以不同代码值，输出端即可获得相应的输入值,D,I,，,故此电路具有选择数据输入功能。,根据给定的逻辑要求，设计出逻辑电路图。,设计步骤：,（,1,）根据逻辑要求，定义输入输出逻辑变,量，列出真值表,（,2,）由真值表写出逻辑函数表达式,（,3,）化简逻辑函数表达式,（,4,）画出逻辑图,7.5,组合逻辑电路的设计,第,7,章,7.5,三,人,表,决,电,路,例：设计三人表决电路,1,0,A,+5V,B,C,R,Y,第,7,章,7.5,A,BC,00,01,11,10,0,1,1,2,7,5,3,4,6,0,0,1,1,1,0,0,1,0,A,B,C,Y,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,Y=AB+AC+BC,=AB+AC+BC,=AB AC BC,第,7,章,7.5,三人表决电路,1,0,A,+5V,B,C,R,Y,=AB AC BC,Y,&,&,&,&,第,7,章,7.5,例：设计一个可控制的门电路，要求：当控制端,E=0,时，输出端,Y=AB,；当,E=1,时，输出端,Y=A+B,控制端,E,A,B,Y,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,输入,输出,E,AB,00,01,11,10,0,1,1,2,7,5,3,4,6,0,0,1,1,1,0,0,1,0,Y=EB+EA+AB,第,7,章,7.5,&,&,&,E,A,B,Y,1,例,:,电灯控制电路,要求：在三个不同的位置控制同一盏电灯，任何一个开关拨动都可以使灯发生状态改变。即：原来如果灯亮，任意拨动一个开关，灯灭；原来如果灯亮，任意拨动一个开关，灯亮。,(1):,设输入为三个开关的状态，用,A,B,C,表示，每个开关的状态为,0,1,两种,;,输出为灯的状态，用,L,表示，设,0,为亮，,1,为灭,.,列写真值表,写出表达式,并简化,画逻辑电路图,确定输入、输出,列出真值表,A,B,C,L,0,0,0,0,1,1,1,1,0,0,1,1,1,0,0,1,0,1,1,0,0,0,1,1,0,1,0,1,0,1,0,1,A,B,C,L,0,0,0,0,1,1,1,1,0,0,1,1,0,0,1,1,0,1,0,1,0,1,0,1,0,1,1,0,1,0,0,1,(2),化简整理,ABC,00,01,11,10,0,1,1,1,1,1,(3),逻辑图,A,B,C,&,&,&,&,1,L,1,1,1,化为与非式,A,B,C,&,&,&,&,&,L,=1,=1,A,B,C,L,1,1,1,例,用与非门设计一个监控信号灯工作状态电路，信号灯由红、黄、绿三盏灯组成。正常情况下任意时刻一灯亮，其他二灯灭；其他五种情况属故障状态，并发出故障指示。,正常状态,故障状态,1,、用,0,、,1,对变量赋值,取红、黄,;,绿三盏灯的状态为输入变量,分别用,R,、,A,、,G,表示,并规定灯亮时为,1,不亮时为,0,取故障信号为输出变量,以,F,表示之,并规定正常工作状态下,F,为,0,发生故障时,F,为,1,报警。,2,、根据逻辑功能列真值表,根据题意可列出逻辑真值表。,R A G,F,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,真值表,3,、根据真值表写出表达式,4,、逻辑函数化简,5,、,根据化简函数画逻辑图，如图,3-8,所示。,R,AG,0,1,00,01,11,10,1,1,1,1,1,F=R A G+R A+R G+A G,F=R A G R A R G A G,1,1,1,&,&,&,&,&,R,A,G,F,R,A,G,RAG,RG,AG,RA,如何把一个具体问题抽象为一个逻辑问题是逻辑设计中最困难、也是最重要的一步。如果不能把一个具体问题正确地用逻辑语言进行描述，则逻辑设计就无从谈起。,例,设计一个判别二个,n,位二进制数之和奇偶性的电路，当二数之和为奇数时电路输出为,1,，否则输出为,0,。,设：二数为,A=a,n-1,a,n-1,.a,1,a,0,B=b,n-1,b,n-2,.b,1,b,0,二个,n,位二进制数之和奇偶性取决于,a,0,和,b,0,之和的奇偶性。真值表如下：,a,0,b,0,F,0 0,0 1,1 0,1 1,0,1,1,0,例,人类有四种基本血型,A,、,B,、,AB,、,O,型。输血者与受血者的血型必须符合下述原则：,O,型血可以输给任意血型的人，但,O,型血只能接受,O,型血；,AB,型血只能输给,AB,型，但,AB,型能接受,所有血型；,A,型血能输给,A,型和,AB,型，但只能接受,A,型或,O,型血；,B,型血能输给,B,型和,AB,型，但只能接受,B,型或,O,型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出,1,。,=1,F,a,0,b,0,F=a,0,b,0,用变量,GH,表示输血者血型、,IJ,表示受血者的血型，用,F,表示血型是否符合作为输出变量。,2,。真值表,:,血型,编 码,A,B,A B,O,0 0,0 1,1 0,1 1,G H I J,F,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,0,1,0,0,1,1,0,0,0,1,0,1,1,1,1,解：,1,。将四种血型进行编码,:,3,。表达式,:,F=(0,2,5,6,10,12,13,14,15),4,。化简,:,1,G,H,I,H,J,&,&,&,&,1,J,I,G,J,H,F,F=G H+I J+H I J+G H J,5,。简化式,:,6,。画图,GH,I J,00,00,01,10,11,01,11,10,1,1,1,1,1,1,1,1,1,例：试用与非门来组成非门、与门及或门。,A,B,&,F,A,&,F,非门,A,B,&,&,F,与门,=AB,F=AB,F=A+B,=AB,=A+B,B,&,A,&,F,&,或门,第,11,章,11,3,编码器、译码器、全加器、数据选择器等,7.6.1,编 码 器,编码,：用数字或符号来表示某一对象或信号的过程称为编码,n,位二进制代码可以表示2,n,个信号,8421,编码,：将十进制的十个数,0,、,1,、,29,编成二进制的,8421,代码,7.6,常用数字集成组合逻辑电路,第,7,章,7.6,7.6.1,编 码 器,编码器,&,&,&,&,+5V,R,10,D,C,B,A,0 1 2 3 4 5 6 7 8 9,0,1,1,1,第,7,章,7.6,数字集成编码器,T1147,T1147,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,I,4,I,5,I,6,I,7,I,8,Y,2,Y,1,地,V,CC,N,Y,3,I,3,I,2,I,1,I,0,Y,0,I,0,I,8,：,信号,输入端,低电平有效,Y,0,Y,3,：,信号输出端,以反码形式,输出,第,7,章,7.6,译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量,。,7.6.2,译 码 器,1.,变量译码器,若输入变量的数目为,n,，,则输出端的数目,N,=2,n,例如：,2,线,4,线译码器、,3,线,8,线译码器、,4,线,16,线译码器等。,(1),现以,3,线,8,线译码器,74LS138,为例说明,第,7,章,7.6,1 2 3 4 5 6 7 8,A,0,A,1,A,2,S,B,S,C,S,A,Y,7,地,V,CC,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,74LS138,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS138,管脚图,A,2,A,0,是译码器输入端，,Y,0,Y,7,是译码器输出端。,且低电平有效。,S,C,S,B,S,A,为三个使能输入端，只有,当它们分别为,0,、,0,、,1,，译码器才正常译码；否则不论,A,2,A,0,为何值，,Y,0,Y,7,都输出高电平。,第,7,章,7.6,A,2,A,1,A,0,Y,0,Y,2,Y,5,Y,4,Y,1,Y,3,Y,6,Y,7,74LS138,真值表,0,0,0,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,0,1,0,1 1 1 1 1 1 1,1,0,1 1 1 1 1 1,1 1,0,1 1 1 1 1,1 1,1,0,1 1 1 1,1 1,1 1,0,1 1 1,1 1,1 1 1,0,1 1,1 1,1 1 1 1,0,1,1 1,1 1 1 1 1,0,Y,0,=,A,2,A,1,A,0,Y,1,A,2,A,1,A,0,=,Y,2,=,A,2,A,1,A,0,Y,7,=,A,2,A,1,A,0,S,C,S,A,S,B,+,1 0,1 0,1 0,1 0,1 0,1 0,1 0,1 0,1,0,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,第,7,章,7.6,1,A,0,A,2,A,2,A,2,A,1,1,1,A,1,A,1,A,0,A,0,&,Y,0,=,A,2,A,1,A,0,&,.,&,Y,7,=,A,2,A,1,A,0,Y,1,A,2,A,1,A,0,=,当,S,A,=1,、,S,B,=S,C,=0,时，才正常译码。,第,7,章,7.6,1,S,A,S,B,S,C,G,1,任何一个三输入变量的逻辑函数都可以用,74LS138,和一个与非门来实现。,例：用,74LS138,实现,Y=AB+BC,Y=AB（C+C）+BC（A+A）,=ABC+ABC+ABC,=ABC+ABC+ABC,=ABC ABC ABC,=,Y,3,Y,6,Y,7,74LS138,A,0,A,2,A,1,A,B,C,S,A,S,B,S,C,1,Y,3,Y,6,Y,7,&,Y,第,7,章,7.6,例：用,74LS138,构成八路数据分配器。,D,Y,0,Y,5,Y,4,Y,1,Y,3,Y,6,Y,7,A,2,A,1,A,0,=010,当S,A,=1,S,B,=0,Y,2,Y,2,=0,如果,D=0,即,S,C,=0,正常译码,Y,2,=1,如果,D=1,即,S,C,=1,不译码,所以,Y,2,=D,74LS138,A,0,A,2,A,1,S,A,S,B,S,C,1,Y,6,Y,7,D,A,2,A,1,A,0,Y,0,Y,1,.,.,数据,输入,选择控制端,A,2,A,1,A,0,第,7,章,7.6,2.,显示译码器,a,b,f,g,e,c,d,f g,a b,e d,c,+,a b c d e f g,a b c d e f g,+,+,+,+,+,(1),数码显示器,(,数码管,),：用来显示数字、文字或符号。,共阴极接法,共阳极接法,第,7,章,7.6,74LS248,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,A,1,A,2,LT I,B,/Y,BR,I,BR,A,3,A,0,地,V,CC,Y,f,Y,g,Y,a,Y,b,Y,c,Y,d,Y,e,Y,a,Y,g,:,译码器输出端，,与共阴极半导体,数码管中对应字,段,a,g,的管脚相连。,（,2,）,.,74LS248,七段字形显示译码器,显示译码器有四个输入端，七个输出端。它将,8421,码译成七个,输出信号以驱动七段,LED,显示器。,I,BR,：,灭零输入端,Y,BR,：,灭零输出端,LT:,灯测试输入端,I,B,：,灭灯输入端当,I,B,=0,时译码器正常译,码，显示器正常显,示。,I,B,=1,时，译码,停止。,A,3,A,0,：,8421,码输入端。,第章,6,74LS248,七段字形显示译码器的真值表,A,3,A,2,A,1,A,0,Y,a,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,显示,字形,0 0 0 0,1 1 1 1 1 1,0,0 0 0 1,0,1 1,0 0 0 0,.,1 0 0 0,1 1 1 1 1 1 1,1 0 0 1,1 1 1,0,1 1 1,第,7,章,7.6,A,3,A,2,A,1,A,0,Y,a,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,a,b,c,d,e,f,g,R,+5V,74LS248,数码管,A,3,A,2,A,1,A,0,74LS248,与数码管的连接,第,7,章,7.6,I,BR,Y,BR,I,BR,Y,BR,I,BR,Y,BR,I,BR,Y,BR,I,BR,Y,BR,I,BR,Y,BR,0000,0010,1,1,1,0000,0000,0111,0011,0,灭 零 控 制 示 意 图,2,0,7,.,0,3,A,3,A,2,A,1,A,0,第,7,章,7.6,灭,0,输入,/,出,(,脉冲消隐,),（不显示，其它数码正常显示）,7.6.3,加 法 器,两个二进制数相加，称为,“,半加,”,，实,现半加操作的电路叫做半加器。,=1,&,A,B,S,C,CO,S,C,A,B,S=AB+AB=A+B,C=AB,半加器逻辑图,半加器逻辑符号,真值表,A B,C,0 0 0,0 1 0,1 0,1 1,S,0,1,0 1,1 0,1.,半加器,第,7,章,7.6,被加数、加数以及低位的进位三者相加称 为,“,全加,”,，实现全加操作的电路叫做 全加器。,A,n,B,n,C,n,-1,S,n,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,C,n,0,1,1,1,1,0,0,0,S,n,=,A,n,B,n,C,n,-1,+,A,n,B,n,C,n,-1,+,A,n,B,n,C,n,-,1,+,A,n,B,n,C,n,-,1,+(A,n,B,n,+A,n,B,n,)C,n,-,1,=,(,A,n,B,n,+A,n,B,n,)C,n,-,1,=,SC,n,-,1,+,S,C,n,-,1,=S+C,n,-1,S=A,n,+,B,n,C,n,=S C,n,-,1,+A,n,B,n,2.,全加器,第,7,章,7.6,CO,C,n,A,n,B,n,CI,S,n,C,n,-1,S,n,=SC,n,-1,+SC,n,-1,C,n,=SC,n,-1,+A,n,B,n,全加器逻辑符号,由半加器及或门组成的全加器,第,7,章,7.6,半,加,器,半,加,器,A,n,B,n,C,n,-1,C,n,S,n,S,A,n,B,n,S C,n,-1,1,例：试构成一个三位二进制数相加的电路,C,i,S,i,A,i,B,i,C,i,-1,C,i,S,i,A,i,B,i,C,i,-1,C,i,S,i,A,i,B,i,C,i,-1,S,0,S,1,S,2,C,2,A,2,B,2,A,1,B,1,A,0,B,0,第,7,章,7.6,每,一位产生的进位信号被依次传递到下一位，运算必须是逐位进行的。,C,2,要在,C,1,稳定后才能得到，,C,1,又要等,C,0,稳定后才能得到。,特点：结构简单，运算速度较慢,例：试用,74LS183,构成一个四位二进制数相加,的电路,S,0,S,1,S,2,C,3,A,2,B,2,A,1,B,1,2C,i,2S,1C,i,1S,2A,2B,2C,i,-1,1A 1B 1C,i,-1,74LS183,2C,i,2S,1C,i,1S,2A,2B,2C,i,-1,1A 1B 1C,i,-1,74LS183,S,3,A,0,B,0,A,3,B,3,74LS183,是加法器集成电路组件，含有两个独立的全加器。,第,7,章,7.6,例,:,用,全加器构成五人表决,电路,C,i,S,i,A,i,B,i,C,i,-1,C,i,S,i,A,i,B,i,C,i,-1,C,i,S,i,A,i,B,i,C,i,-1,Y,A B C,D E,1,2,3,A B C,1 1 1,0 0 0,0 1 1,1 1 0,0 0 1,1 0 0,DE,状态,Y,无须判别,无须判别,只要有一个,1,全为,0,全为,1,只要有一个,0,1,0,1,0,1,0,A,、,B,、,C,、,D,、,E,为五个输入量；,Y,为输出量。,第,7,章,7.6,