半导体工艺基础-第九章续-表面钝化.ppt

,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,二级,三级,四级,五级,*,9.1 概述,一、钝化膜及介质膜的重要性和作用,1、改善半导体器件和集成电路参数,2、增强器件的稳定性和可靠性,二次钝化可强化器件的密封性，屏蔽外界杂质、离子电荷、水汽等对器件的有害影响。,3、提高器件的封装成品率,钝化层为划片、装架、键合等后道工艺处理提供表面的机械保护。,4、其它作用,钝化膜及介质膜还可兼作表面及多层布线的绝缘层。,二、对钝化膜及介质膜性质的一般要求,1、电气性能要求,（1）绝缘性能好。介电强度应大于5,MV/cm；,（2）,介电常数小。除了作,MOS,电容等电容介质外，介电常数愈小，容性负载则愈小。,（3）能渗透氢。器件制作过程中，硅表面易产生界面态，经,H,2,退火处理可消除。,（4）离子可控。在做栅介质时，希望能对正电荷或负电荷进行有效控制，以便制作耗尽型或增强型器件。,（5）良好的抗辐射。防止或尽量减小辐射后氧化物电荷或表面能态的产生，提高器件的稳定性和抗干扰能力。,2、对材料物理性质的要求,（1）低的内应力。高的张应力会使薄膜产生裂纹，高的压应力使硅衬底翘曲变形。,（2）高度的结构完整性。针孔缺陷或小丘生长会有造成漏电、短路、断路、给光刻造成困难等技术问题。,（3）良好的粘附性。对,Si、,金属等均有良好的粘附性。,3、对材料工艺化学性质的要求,（1）有良好的淀积性质，有均匀的膜厚和台阶覆盖性能，适于批量生产。,（2）便于图形制作。能与光刻，特别是细线条光刻相容；应有良好的腐蚀特性，包括能进行各向异性腐蚀，与衬底有良好的选择性。,（3）可靠性好。包括可控的化学组分，高的纯度，良好的抗湿性，不对金属产生腐蚀等。,三、钝化膜及介质膜的种类,钝化膜及介质膜可分为无机玻璃及有机高分子两大类。,无,机,玻,璃,氧化物,SiO,2,Al,2,O,3,TiO,2,ZrO,2,Fe,2,O,3,Si,x,O,y,(SIPOS),硅酸盐,PSG,BSG,BPSG,氮化物,Si,3,N,4,Si,x,N,y,H,BN,AlN,GaN,氢化物,a-Si:H,有机,高分,子,合成树脂,聚酰亚胺类，聚硅氧烷类,合成橡胶,硅酮橡胶,9.2,Si-SiO,2,系统,一、,SiO,2,膜在半导体器件中的主要用途,1、,SiO,2,膜用作选择扩散掩膜,利用,SiO,2,对磷、硼、砷等杂质较强的掩蔽能力，通过在硅上的二氧化硅层窗口区向硅中扩散杂质，可形成,PN,结。,2、,SiO,2,膜用作器件表面保护层和钝化层,（1）热生长,SiO,2,电阻率在10,15,.,cm,以上，介电强度不低于5,10,6,V/cm,具有良好的绝缘性能，作表面一次钝化；,（2）芯片金属布线完成后，用,CVD-SiO,2,作器件的二次钝化，其工艺温度不能超过布线金属与硅的合金温度。,3、作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、电容介质等）,4、离子注入中用作掩蔽层及缓冲介质层,二、,Si-SiO,2,系统中的电荷,1、可动离子电荷,Q,m,常规生长的热氧化,SiO,2,中一般存在着10,12,10,14,cm,-2,的可动正离子，由碱金属离子及氢离子所引起，其中以,Na,+,的影响最大。,Na,+,来源丰富且,SiO,2,几乎不防,Na,+,，Na,+,在,SiO,2,的扩散系数和迁移率都很大。在氧化膜生长过程中，,Na,+,倾向于在,SiO,2,表面附近积累，在一定温度和偏压下，可在,SiO,2,层中移动，对器件的稳定性影响较大。,（1）来源：任何工艺中（氧化的石英炉管、蒸发电极等）或材料、试剂和气氛均可引入可动离子的沾污。,（2）影响：可动正离子使硅表面趋于,N,型，导致,MOS,器件的阈值电压不稳定；导致,NPN,晶体管漏电流增大，电流放大系数减小。,（3）控制可动电荷的方法,（,a）,采用高洁净的工艺，采用高纯去离子水，,MOS,级的试剂，超纯气体，高纯石英系统和器皿，钽丝蒸发和自动化操作等。,（,b）,磷处理，形成,PSG-SiO,2,以吸除、钝化,SiO,2,中的,Na,+,。,（c）,采用掺氯氧化，以减小,Na,+,沾污，并可起钝化,Na,+,的作用。,2、,Si-SiO,2,界面陷阱电荷,Q,it,（,界面态）,指存在于,Si-SiO,2,界面，能带处于硅禁带中，可以与价带或导带交换电荷的那些陷阱能级或能量状态。靠近禁带中心的界面态可作为复合中心或产生中心，靠近价带或导带的可作为陷阱。界面陷阱电荷可以带正电或负电，也可以呈中性。,（1）来源：由氧化过程中的,Si/SiO,2,界面处的结构缺陷（如图中的悬挂键、三价键）、界面附近氧化层中荷电离子的库仑势、,Si/SiO,2,界面附近半导体中的杂质（如,Cu、Fe,等）。,（2）影响：界面陷阱电荷影响,MOS,器件的阈值电压、减小,MOS,器件沟道的载流子迁移率，影响,MOS,器件的跨导；增大双极晶体管的结噪声和漏电，影响击穿特性。,（3）控制界面陷阱电荷的方法,（,a）,界面陷阱密度与晶向有关：(111)(110)(100)，因此,MOS,集成电路多采用(100)晶向（有较高的载流子表面迁移率）；而双极型集成电路多选用(111)晶向。,（,b）,低温、惰性气体退火：纯,H,2,或,N,2,-H,2,气体在400500退火处理，可使界面陷阱电荷降低23数量级。原因是氢在退火中与悬挂键结合，从而减少界面态。,（,c）,采用含氯氧化，可将界面陷阱电荷密度有效控制在,10,10,/,cm,2,数量级。,3、氧化物固定正电荷,Q,f,固定正电荷存在于,SiO,2,中离,Si-SiO,2,界面约20,范围内。,（1）来源：由氧化过程中过剩硅（或氧空位）引起，其密度与氧化温度、氧化气氛、冷却条件和退火处理有关。,（2）影响：因,Q,f,是正电荷，将使,P,沟,MOS,器件的阈值增加，,N,道,MOS,器件的阈值降低；减小沟道载流子迁移率，影响,MOS,器件的跨导；增大双极晶体管的噪声和漏电，影响击穿特性。,（3）控制氧化物固定正电荷的方法,（,a）,氧化物固定正电荷与晶向有关：(111)(110)(100)，因此,MOS,集成电路多采用(100)晶向。,（,b）,氧化温度愈高，氧扩散愈快，氧空位愈少；氧化速率愈大时，氧空位愈多，固定电荷面密度愈大。采用高温干氧氧化有助于降低,Q,f,。,（c）,采用含氯氧化可降低,Q,f,。,4、氧化物陷阱电荷,Q,ot,氧化物中被陷住的电子或空穴。,（1）来源：电离辐射（电子束蒸发、离子注入、溅射等工艺引起）、热电子注入或雪崩注入。,（2）影响：对,MOS,器件的跨导和沟道电导产生较大的影响，使阈值电压向负方向移动。,（3）控制氧化物陷阱电荷的方法,（,a）,选择适当的氧化工艺条件以改善,SiO,2,结构，使,Si-O-Si,键不易被打破。常用1000干氧氧化。,（,b）,制备非常纯的,SiO,2,，,以消除杂质陷阱中心。,（,c）,在惰性气体中进行低温退火（300以上）可以减小电离辐射陷阱。,（,d）,采用对辐照不灵敏的钝化层（如,Al,2,O,3,、Si,3,N,4,等）。,三、,Si-SiO,2,系统中的电荷对器件性能的影响,在,Si-SiO,2,系统中的正电荷以及,Si,热氧化过程中杂质再分布现象（,Si,表面磷多或硼少）均导致,Si,表面存在着,N,型化的趋势。,Si-SiO,2,系统中的正电荷将引起半导体表面的能带弯曲，在,P,型半导体表面形成耗尽层或反型层,在,N,型半导体表面形成积累层，而且界面态还是载流子的产生-复合中心。这些电荷严重影响器件的性能，包括,MOS,器件的阈值电压、跨导、沟道电导；双极器件中的反向漏电流、击穿电压、电流放大系数,、1/,f,噪声等特性。,要消除,Si-SiO,2,系统中的电荷及器件表面沾污对器件的影响，一是采用表面多次钝化工艺，二是采用保护环和等位环等措施来减小其影响。,晶体管的保护环和等位环,式中，是单位面积的氧化层电容，,d,是氧化层厚度，,C,ox,与栅压,V,无关。,C,D,是单位面积的半导体势垒电容。对于确定的衬底掺杂浓度和氧化层厚度，,C,D,是表面势,s,（,也是栅压,V）,的函数。因此总电容,C,也是,s,的函数。,四、,Si-SiO,2,结构性质的测试分析,1、,MOS C-V,特性与,Si-SiO,2,结构性质的关系,理想,MOS,结构假定：1）,SiO,2,中不存在电荷与界面陷阱；2）金属半导体功函数差为零。这种,MOS,电容为氧化层电容,C,ox,和半导体势垒电容,C,D,的串联。单位面积的,MOS,电容,C,为：,（1）当,V 0,时，硅表面附近的能带上弯，表面空穴积累，在,V 0,时，能带下弯，表面空穴耗尽，势垒电容随栅压增加而下降，因而总电容,C,也随,V,下降。,W,是耗尽层宽度，其与表面势的关系为：。,当,V,增加到使,S,B,（,费米势），半导体表面反型，电容随偏压的变化开始分散：,（,a）,当信号频率足够低时，空间电荷区少子的产生跟得上信号变化，对电容有贡献。,MOS,电容经过最小值后随栅压而增加，在,V 0,时，,C=C,ox,，,如图中低频曲线（,a）。,（b）,当信号频率很高时，少子来不及产生，对电容没有贡献，耗尽层继续随,V,变宽，直到,S,2,B,，,表面强反型。反型电荷对外电场的屏蔽作用使耗尽区达到最大值,W,m,不再变宽，,MOS,电容达到最小值。,2、金属功函数、氧化硅中电荷对,C-V,特性的影响,9.3 主要的钝化方法,一、集成电路钝化的一般步骤,典型集成电路制造过程中至少包含三个钝化工序步骤：,1、衬底氧化层（特别是,MOS,集成电路中的栅氧化层）生长过程中的钝化。,通常采用含氯氧化，或,HCl,处理氧化石英管。,2、衬底和金属化层之间或多层金属化层之间绝缘隔离氧化层的钝化工艺。,通常采用磷硅玻璃钝化工艺，为降低回流温度，有时采用硼磷硅玻璃钝化。,3、芯片的最终钝化层。,常采用,SiO,2,+Si,3,N,4,(,或,Al,2,O,3,),或磷硅玻璃。其中，,SiO,2,主要用作为,Si,3,N,4,应力缓解层。,二、含氯氧化,1、钝化可动离子,（1）钝化效果与氯含量及氧化条件有关,（,a）HCl/O,2,浓度比达到34%时，可使,Na,+,几乎完全钝化；,（,b）,氧化温度低于1050时，含氯氧化对可动离子的钝化、收集作用消失；,（,c）,含氯氧化对可动离子的钝化作用仅在干氧氧化中存在，湿氧氧化中不存在。,（2）钝化,Na,+,的机理,（,a）,高温过程中氯进入,SiO,2,，,在,Si/SiO,2,界面处与三价硅和过剩硅离子结合，以氯-硅-氧复合体结构形式存在。,（,b）,当,Na,+,运动到,Si/SiO,2,界面时，氯-硅-氧复合体中的,Cl,-,与,Na,+,之间较强的库仑力将,Na,+,束缚在,Cl,-,周围，使,Na,+,固定化和中性化，形成如下结构：,2、改善,SiO,2,膜的击穿特性,SiO,2,中的击穿机构主要是隧道电流。,Na,+,在,Si/SiO,2,界面附近的聚积，将增强,Si/SiO,2,界面区的电场强度，尤其是,Na,+,分布的不均匀性，导致局部电场强度很大，使隧道电流增大以至击穿。含氯氧化固定和中性化,Na,+,，,从而改善,SiO,2,的击穿特性。,3、降低界面态密度和固定正电荷密度，减少氧化层错，提高少子寿命。,含氯氧化可以减小,Si/SiO,2,界面的三价硅和过剩硅原子；含,HCl,和,C,2,HCl,3,氧化中产生的具有高度活性的,H,+,可以填充悬挂键；,HCl,和,C,2,HCl,3,具有萃取,Cu,等重金属杂质的功能。,三、磷硅玻璃（,PSG）,和硼磷硅玻璃（,BPSG）,钝化,1、,PSG,和,BPSG,的特点,（1）,PSG,对,Na,+,具有较强的捕集和阻挡作用；,BPSG,对,Na,+,的阻挡作用比,PSG,强30150倍。,（,2）PSG,在1000左右的温度下熔融回流，从而减小布线的台阶；,BPSG,的熔融回流温度比,PSG,低100200。,2、,PSG,膜存在的缺点,（1）,PSG,层的极化效应,PSG,中的电偶极子在无外电场时是杂乱无章的。当器件加偏压时这些电偶极子沿外场形成整齐的排列，产生极化效应，影响器件的稳定性。,PSG,中磷浓度愈高，极化效应愈严重。,（2）,PSG,的吸潮性,PSG,的吸水性强。,PSG,中的磷易与水汽反应生成磷酸而腐蚀铝布线，加速器件的失效；膜的粘附性变坏，光刻易脱胶等。,PSG,钝化膜中磷含量不应超过8%（,P,的重量百分数），5%最佳；厚度不应超过1,m。PSG,钝化膜中磷含量过低会降低,PSG,膜对,Na,+,的提取、固定和阻挡作用，钝化效果不佳。,3、,BPSG,膜中,B、P,含量各约4%，此时膜的极化效应和吸潮能力最小，而吸杂和阻挡碱离子的能力均优于,PSG,膜。,4、,PSG（BPSG）,的制备,采用氢化物作源的常压低温化学气相淀积技术（,LTCVD）,生长,PSG,或,BPSG。,淀积完成后，还应在,N,2,或惰性气体中，7001000范围内处理515,min。,目的是提高膜的质密度及抗蚀性。这个过程称为增密。,四、氮化硅（,Si3N4）,钝化膜,1、特点,（1）与,SiO,2,相比具有如下优点,（,a）,对可动离子（如,Na,+,）,有非常强的阻挡能力。一般,Na,+,在,Si,3,N,4,中渗透深度仅为50,100。,（b）,结构非常致密，气体和水汽极难穿透，疏水性强，因此可大大提高器件的防潮性能。能掩蔽许多杂质。,（,c）,针孔密度非常低，且极硬而耐磨；,（,d）,有极高的化学稳定性。除能被,HF,酸和热磷酸缓慢腐蚀外，其他的酸几乎不能与它发生作用；,（,e）,导热性好,，,适宜作多层布线的绝缘层，便于管芯散热；,（,f）,绝缘性与抗击穿性好，1000,Si,3,N,4,膜可耐110,V,电压。,（,g）,对电离辐射不灵敏，是很好的抗辐照的钝化层。,（2）缺点,Si,3,N,4,-Si,结构界面应力大且界面态密度高，因此,Si,3,N,4,不能完全取代,SiO,2,。,故一般采用,Si,3,N,4,/SiO,2,复合结构，,Si,3,N,4,厚度一般低于2000,。,2、制备,Si,3,N,4,的主要工艺技术,采用以硅的氢化物和,NH,3,作源的,LPCVD,或,PECVD,法。,3、,Si,3,N,4,膜的刻蚀,（1）湿化学腐蚀法：热磷酸溶液（160180）可腐蚀掉,Si,3,N,4,膜。,（2）干法腐蚀法：等离子腐蚀法。,4、,Si,3,N,4,膜的应用,（1）利用,Si,3,N,4,膜对水蒸气和氧气有较强的掩蔽能力，进行局部氧化工艺和等平面隔离；,（2）,PECVD,生长的,Si,3,N,4,膜作为双层布线的绝缘介质；,（3）利用,Si,3,N,4,膜能有效地防止,Na,+,沾污，并有良好的绝缘性能、较高的击穿电压和高度的化学稳定性，以及抗辐照能力，常用于芯片最终的钝化层。,五、氧化铝（,Al,2,O,3,）,钝化膜,1、与,SiO,2,、Si,3,N,4,相比有如下优点,（1）抗辐射能力比,SiO,2,、Si,3,N,4,强；,（2）具有负电荷效应，可得到正的平带电压，如用,MAOS,结构，易制得,N,沟道增强性器件；,（3）等平面阳极氧化生成的,Al,2,O,3,钝化膜，由于芯片表面平整，非常适合进行多层布线；,（4）,Al,2,O,3,和,Si,3,N,4,一样对,Na,+,的阻挡能力很强；,（5）机械强度和硬度均高于,SiO,2,（,结晶,Al,2,O,3,俗称刚玉，硬度仅次于金刚石和碳化硅）。,2、,Al,2,O,3,的制备工艺,（1）,CVD,法（三氯化铝水解法）,AlCl,3,室温下为固体，必需加热并恒温使其升华成气体，升华温度100 150。,（2）溅射法,除采用,Ar+O,2,作溅射气氛（反应溅射）或用高纯,Al,2,O,3,靶代替高纯铝靶（非反应溅射）外，,Al,2,O,3,膜溅射的原理、设备、操作步骤等均可参照第八章金属薄膜的制备工艺。,（3）电解阳极氧化,基本原理,阳极氧化是制造金属氧化物膜的一种电化学方法，在两极上发生的反应如下：,阳极：,阴极：,根据生成氧化物膜的性质可分为多孔型阳极氧化和无孔型阳极氧化。,当电解液中含有对金属起腐蚀和溶解作用的酸（磷酸、氢氟酸）时，在阳极氧化的同时还发生对氧化物的腐蚀、溶解作用，因此它边氧化、边渗透，直至全部金属膜被氧化为止。,无孔型阳极氧化的电解液（硼酸、柠檬酸）对金属和金属氧化物没有腐蚀或溶解作用，在阳极氧化时金属表面生成一层氧化层后就不再被进一步氧化，故能形成一定厚度的氧化层。,等平面阳极氧化工艺流程图：,（a）,蒸铝、（,b）,光刻(互连图)、（,c）,等平面阳极氧化、（,d）,光刻（保护压焊点）、（,e）,阳极氧化互连线,六、聚酰亚胺（,PI）,钝化膜,1、特点,（1）膜可带负电荷,聚酰亚胺的长链大分子中，经常在-,C-O-C-,键处发生断裂，聚合物中出现过剩氧所致。因此，与热生长,SiO,2,一起使用可以补偿,SiO,2,中的固定正电荷。,（2）化学稳定性好，且疏水；,（3）延展性好，不易裂，膜的应力小；,（4）抗辐照能力强。,2、聚酰亚氨膜的钝化工艺,（1）将待钝化的硅芯片（一般是蒸铝并光刻铝后的硅片）旋涂一薄层聚酰胺酸溶液；,（2）在110前烘2030,min，,使溶剂挥发；,（3）涂光刻胶、曝光、显影、腐蚀、去胶获得光刻图形；,（4）在300加热亚胺化1小时。,3、聚酰亚氨膜的应用,（1）用作多层布线的中间介质层。因其制作工艺过程中的可流动性，可避免用,SiO,2,作中间介质膜时造成台阶处铝断裂。,（2）用作硅芯片的最终钝化层。,此课件下载可自行编辑修改，供参考！,感谢您的支持，我们努力做得更好！,