数字电子技术组合逻辑电路精第四章.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,高教出版社,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础第五版,数字电子技术基础,（第五版）,教学课件,清华大学 阎石 王红,联系地址：清华大学 自动化系,邮政编码：,100084,电子信箱：,wang_hong,联系电话,：(010)627,92973,第四章 组合逻辑电路,4.1概述,一、组合逻辑电路的特点,从功能上,从电路结构上,任意时刻,的输出仅,取决于该时刻的输入,不含记忆（存储）元件,二、逻辑功能的描述,组合逻辑 电路,组合逻辑电路的框图,一、逻辑抽象,分析因果关系，确定输入/输出变量,定义逻辑状态的含意（赋值）,列出真值表,二、写出函数式,三、选定器件类型,四、根据所选器件：对逻辑式化简（用门）,变换（用MSI）,或进行相应的描述（PLD）,五、画出逻辑电路图，或下载到PLD,六、工艺设计,4.2.2 组合逻辑电路的设计方法,设计举例：,设计一个监视交通信号灯状态的逻辑电路,如果信号灯,出现故障，,Z为1,R,A,G,Z,设计举例：,1.抽象,输入变量:,红（R）,、,黄（A）,、,绿（G）,输出变量：,故障信号（Z）,2.写出逻辑表达式,输入变量,输出,R,A,G,Z,0,0,0,1,0,0,1,0,0,1,0,0,0,1,1,1,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,1,设计举例：,3.选用小规模SSI器件,4.化简,5.画出逻辑图,4.3 若干常用组合逻辑电路,4.3.1 编码器,编码：将输入的每个高/低电平信号变成一个对应的二进制代码,普通编码器,优先编码器,一、普通编码器,特点：任何时刻只允许输入一个编码信号。,例：3,位,二进制普通编码器,输 入,输 出,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,1,0,0,0,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,0,0,1,0,0,0,0,0,1,1,0,0,0,0,1,0,0,0,1,0,0,0,0,0,0,0,1,0,0,1,0,1,0,0,0,0,0,0,1,0,1,1,0,0,0,0,0,0,0,0,1,1,1,1,利用无关项化简，得：,二、优先编码器,特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。,例：8线-3线优先编码器,（设I,7,优先权最高I,0,优先权最低）,输 入,输 出,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,X,X,X,X,X,X,X,1,1,1,1,X,X,X,X,X,X,1,0,1,1,0,X,X,X,X,X,1,0,0,1,0,1,X,X,X,X,1,0,0,0,1,0,0,X,X,X,1,0,0,0,0,0,1,1,X,X,1,0,0,0,0,0,0,1,0,X,1,0,0,0,0,0,0,0,0,1,1,0,0,0,0,0,0,0,0,0,0,低电平,实例：74HC148,选通信号,选通信号,附加输出信号,为0时，电路工作,无,编码输入,为0时，电路工作,有,编码输入,输 入,输 出,1,X,X,X,X,X,X,X,X,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,0,1,0,X,X,X,X,X,X,X,0,0,0,0,1,0,0,X,X,X,X,X,X,0,1,0,0,1,1,0,0,X,X,X,X,X,0,1,1,0,1,0,1,0,0,X,X,X,X,0,1,1,1,0,1,1,1,0,0,X,X,X,0,1,1,1,1,1,0,0,1,0,0,X,X,0,1,1,1,1,1,1,0,1,1,0,0,X,0,1,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,状态,1,1,不工作,0,1,工作，但无输入,1,0,工作，且有输入,0,0,不可能出现,附加输出信号的状态及含意,控制端扩展功能举例：,例：用两片8线-3线优先编码器,16线-4线优先编码器,其中，的优先权最高 ,状态,1,1,不工作,0,1,工作，但无输入,1,0,工作，且有输入,0,0,不可能出现,第一片为高优先权,只有(1)无编码输入时，(2)才允许工作,第(1)片 时表示对 的编码,低3位输出应是两片的输出的“或”,三、二,-,十进制优先编码器,将 编成0110 1110,的优先权最高，,最低,输入的低电平信号变成一个对应的十进制的编码,4.3.2 译码器,译码：将每个输入的二进制代码译成对应的输出高、低电平信号。,常用的有：二进制译码器，二,-,十进制译码器，显示译码器等,一、二进制译码器,例：3线8线译码器,输 入,输 出,A,2,A,1,A,0,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,0,1,1,0,0,0,0,1,0,0,0,1,0,0,0,0,0,1,0,0,0,0,1,0,1,0,0,1,0,0,0,0,0,1,1,0,0,1,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,真值表 逻辑表达式：,用电路进行实现,用二极管与门阵列组成的3线8线译码器,集成译码器实例：74HC138,低电平输出,附加,控制端,74HC138的功能表：,输 入,输 出,S,1,A,2,A,1,A,0,0,X,X,X,X,1,1,1,1,1,1,1,1,X,1,X,X,X,1,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,0,1,1,0,0,1,0,1,1,1,1,1,0,1,1,1,0,0,1,1,1,1,1,1,0,1,1,1,1,0,1,0,0,1,1,1,0,1,1,1,1,1,0,1,0,1,1,1,0,1,1,1,1,1,1,0,1,1,0,1,0,1,1,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,利用附加控制端进行扩展,例：用74HC138（3线8线译码器）,4线16线译码器,D,3,=1,D,3,=0,二、二十进制译码器,将输入BCD码的10个代码译成10个高、低电平的输出信号,BCD码以外的伪码，输出均无低电平信号产生,例：74HC42,三、用译码器设计组合逻辑电路,1.基本原理,3,位二进制译码器给出,3,变量的全部最小项;,。,n,位二进制译码器给出,n,变量的全部最小项;,任意函数,将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数,2.举例,例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：,四、显示译码器,1.七段字符显示器,如：,2.BCD,七段字符显示译码器（代码转换器）,7448,输 入,输 出,数字,A,3,A,2,A,1,A,0,Y,a,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,字形,0,0,0,0,0,1,1,1,1,1,1,0,1,0,0,0,1,0,1,1,0,0,0,0,2,0,0,1,0,1,1,0,1,1,0,1,3,0,0,1,1,1,1,1,1,0,0,1,4,0,1,0,0,0,1,1,0,0,1,1,5,0,1,0,1,1,0,1,1,0,1,1,6,0,1,1,0,0,0,1,1,1,1,1,7,0,1,1,1,1,1,1,0,0,0,0,8,1,0,0,0,1,1,1,1,1,1,1,9,1,0,0,1,1,1,1,0,0,1,1,10,1,0,1,0,0,0,0,1,1,0,1,11,1,0,1,1,0,0,1,1,0,0,1,12,1,1,0,0,0,1,0,0,0,1,1,13,1,1,0,1,1,0,0,1,0,1,1,14,1,1,1,0,0,0,0,1,1,1,1,15,1,1,1,1,0,0,0,0,0,0,0,真值表 卡诺图,BCD七段显示译码器7448的逻辑图,7448的附加控制信号,：（1）,灯测试输入,当 时，Y,a,Y,g,全部置为1,7448的附加控制信号,：（2）,灭零输入,当 时，,时，则灭灯,7448的附加控制信号,：（3）,灭灯,输入,/灭零,输出,输入,信号，称灭灯输入控制端：,无论输入状态是什么，数码管熄灭,输出,信号，称灭零输出端：,只有当输入 ，且灭零输入信号 时，,才给出低电平,因此 表示译码器,将本来应该显示的零熄灭了,例：利用 和 的配合，实现多位显示系统的灭零控制,整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号,小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号,4.3.3 数据选择器,一、工作原理,A,1,A,0,Y,1,1,X,X,0,0,0,0,D,10,0,0,1,D,11,0,1,0,D,12,0,1,1,D,13,例：“双四选一”，74HC153,分析其中的一个“四选一”,例：用两个“四选一”接成“八选一”,“四选一”只有2位地址输入，从四个输入中选中一个,“八选一”的八个数据需要3位地址代码指定其中任何一个,二、用数据选择器设计组合电路,1.基本原理,具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数,例如：,4.3.4 加法器,一、1位加法器,1.半加器，不考虑来自低位的进位，将两个1位的二进制数相加,输 入,输 出,A,B,S,CO,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,2.全加器：将两个1位二进制数及来自低位的进位相加,输 入,输 出,A,B,CI,S,CO,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,74LS183,74HC183,二、多位加法器,串行进位加法器,优点：简单,缺点：慢,2.超前进位加法器,基本原理：加到第i位,的进位输入信号是两,个加数第i位以前各位,（0 j-1）的函数，,可在相加前由A,B两数确定。,优点：快，每1位的,和,及最后的,进位,基本同时产生。,缺点：电路复杂。,74LS283,三、用加法器设计组合电路,基本原理：,若能生成函数可变换成,输入变量,与,输入变量,相加,若能生成函数可变换成,输入变量,与,常量,相加,例：将BCD的8421码转换为余3码,输 入,输 出,D,C,B,A,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,1,1,0,0,0,1,0,1,0,0,0,0,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,0,0,1,1,1,0,1,0,1,1,0,0,0,0,1,1,0,1,0,0,1,0,1,1,1,1,0,1,0,1,0,0,0,1,0,1,1,1,0,0,1,1,1,0,0,思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示?,Y=3X,？,D2,D1,D0,4.3.5 数值比较器,用来比较两个二进制数的数值大小,一、1位数值比较器 A,B比较有三种可能结果,二、多位数值比较器,原理：从高位比起，只有高位相等，才比较下一位。,例如：,2.集成电路CC14585 实现4位二进制数的比较,3.比较两个8位二进制数的大小,4.4 组合逻辑电路中的竞争-冒险现象,4.4.1 竞争-冒险现象及成因,一、什么是“竞争”,两个输入“同时向相反的逻辑电平变化”，称存在“竞争”,二、因“竞争”而可能在输出产,生尖峰脉冲的现象，称为,“竞争-冒险”。,三、2线4线译码器中的竞争-冒险现象,4.4.2*略,4.4.3 消除竞争-冒险现象的方法,一、接入滤波电容,尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 V,TH,以下。,二、引入选通脉冲,取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。,三、修改逻辑设计,例：,4.5用multisim分析组合逻辑电路,例:用mulitisim分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。,