2022年可编程逻辑器件及其应用(1).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第7章：可编程逻辑器件及其应用,数字集成电路按芯片设计方法不同分为：,1.通用型中、小规模集成电路,2.用软件组态的大规模、超大规模集成电路,3.专用集成电路（ASIC)。,ASIC:专门为某一应用领域或为专门用户需要而设计、,制造的LSI、VLSI电路，它可将某些专用电路,或电子系统设计在一块芯片上，构成单片集成,系统。,ASIC：全定制、半定制,全定制制造厂按用户提出的逻辑要求专门设,计和制造的芯片。,半定制按一定规格预先加工好的半成品芯片，,然后再按具体要求进行加工。包括门,阵列（GA)、标准单元（SCA）、可编,程逻辑器件(PLD)。,第7章：可编程逻辑器件及其应用,可编程逻辑器件分类：,可编程逻辑器件（PLD),简单可编程逻辑器件（SPLD),高密度可编程逻辑器件（HDPLD),复杂可编程逻辑器件（CPLD),现场可编程门阵列(FPGA),SPLD：PROM、FPLA、PAL、GAL,可编程逻辑器件(PLD)：,芯片由制造厂生产，但用户可借用设计自动化软件和编程器自行设计和编程，实现数字系统。,可编程逻辑器件及其应用,用PLD实现数字系统的基本过程：,用PLD实现数字系统的优点：,1、高密度,2、工作速度高,3、在线可编程技术 isp,4、设计工具不断完善,7-1,PLD,的基本原理,7-2,简单可编程逻辑器件,7-1 PLD的基本原理,7-1-1,PLD,的基本组成,7-1-2,PLD,的编程,7-1-3 阵列结构,7-,1-4,PLD,中阵列的表示方法,PLD：,用户可编程，可实现各种组合逻辑和时序逻辑的功能。,7-1-1 PLD的基本组成,组合逻辑常用与或式表示，PLD则包含了与门阵列和或门阵列。,复杂可编程逻辑器件（CPLD),电擦除的存储器（E2PROM）,现场可编程门阵列(FPGA),7-1-1 PLD的基本组成,阵列（GA)、标准单元（SCA）、可编,OLMC的输出结构（2）,7-1-2 PLD的编程,用ROM实现22乘法器,PLD 一次性编程,第7章：可编程逻辑器件及其应用,7-1-1 PLD的基本组成,、寄存器组合I/O结构,43 ROM编程前后图,PLD 一次性编程,GAL：包含的与阵可编程，或阵不可编程，输出电路为逻辑宏单元OLMC。,7-1-2 PLD的编程,编程：,按要求烧断某些熔丝，以满足输出函数的要求。,PLD 一次性编程,可重复编程紫外线可擦除,电可擦除,4种SPLD器件结构特点,7-1-4 PLD中阵列的表示方法（1）,PLD中阵列的表示方法（2）,7-2 简单可编程逻辑器件(SPLD),7-2-1 只读存储器,ROM,7-2-2,可编程逻辑阵列,PLA,7-2-3,可编程阵列逻辑,PAL,7-2-4,通用阵列逻辑,GAL,SPLD：,用与阵和或阵是其片内的基本资源。,7-2-1 只读存储器ROM,ROM：,包含一个不可编程的与阵和一个可编程的或阵。,1、组成原理,43 ROM编程前后图,2、,ROM的分类,固定只读存储器（PROM）,紫外线照射擦除的存储器（EPROM）,电擦除的存储器（E,2,PROM）,3、用,ROM实现组合逻辑,例7-2-1,用ROM实现2,2乘法器,例7-2-2,用ROM实现字符发生器,7-2-2 可编程逻辑阵列（PLA）,PLA：,包含的与阵和或阵都可编程。,1、组成原理,2、组合PLA的应用,用,8,4PLA实现2,2乘法器,3、时序PLA的应用,时序,PLA的基本结构,用,PLA实现8加/减计数器（1）,1,1,1,0,10,1,0,1,1,11,0,1,0,0,01,0,0,0,1,00,10,11,01,00,0,1,0,1,10,1,0,1,0,11,1,0,1,0,01,0,1,0,1,00,10,11,01,00,0,0,1,1,10,0,0,1,1,11,0,0,1,1,01,0,0,1,1,00,10,11,01,00,用,PLA实现8加/减计数器（2）,7-2-3 可编程阵列逻辑（PAL）,PAL：,包含的与阵可编程，或阵不可编程。,1、组成原理,2、PAL的输出结构,、专用输出结构,、可编程I/O结构,、带反馈的寄存器输出结构,、异或型输出结构,3、PAL的应用（1）,例7-2-5 用PAL实现如图逻辑电路,PAL的应用（2）,例7-2-6 用PAL实现3位循环码计数器,PAL16R4,1、,逻辑宏单元（OLMC）,OLMC：,包含一个或门,一个异或门,一个D触发器,四个MUX,2、,OLMC的输出结构（1）,、简单模式,、专用输入模式,、专用输出模式,OLMC的输出结构（2）,、复合模式,3、GAL应用举例,例7-2-7 用GAL16V8实现组合逻辑函数,例7-2-7 用GAL16V8实现组合逻辑函数（2）,ABEL语言源程序,ABEL语言编译结果,例7-2-8 用GAL16V8实现10加/减计数器,用GAL16V8实现10加/减计数器（2）,