第五章锁存器与触发器.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第五章锁存器与触发器,相关知识回顾:,组合电路:,不含记忆元件,、无反馈,、输出与原来状态无关。,本章任务：,锁存器和触发器：,本章重点:,通过学习锁存器、触发器,建立时序得概念,;,各类触发器得逻辑功能和触发方式。,就是记忆元件,、有反馈,、输出与原来状态有关。,锁存器和触发器分类。,锁存器和触发器外部逻辑功能、触发方式。,2、特点:,锁存器和触发器就是具有记忆功能得基本逻辑单元,能够存储一位二进制信息。,有两个能够保持得稳定状态,分别用来表示逻辑0和逻辑1。,在适当输入信号作用下,可从一种状态翻转到另一种状态;,在输入信号取消后,能将获得得新状态保存下来。,1、锁存器和触发器,5、1 概述,锁存器和触发器就是构成时序逻辑电路得基本单元。,5、2 基本RS锁存器,2、电路结构:由两个“或非”门构成得R-S锁存器电路图,1、逻辑符号,由门电路组成得,她与组合逻辑电路得根本区别在于,电路中有反馈线,即门电路得输入、输出端交叉耦合。,1,R、S为触发脉冲输入端,R为复位(Reset)端,S为置位(Set)端,Q、Q 为两个互补的输出端,1,0,1,1,3、工作原理,（1）S=0，R=1时 输出状态为0，R高电平有效，,使锁存器置0（复位）。,R 为复位端，Reset。,1,0,当Q=1时,称为锁存器得1状态,当Q=0时,称为锁存器得0状态。,0,1,1,1,（2）S=1，R=0时，输出状态为1，S高电平有效,使锁存器置1（置位）。S 为置位端Set。,0,1,1,1,1,1,0,0,0,1,0,0,1,0,S=0，R=0，Q=0：,=1,两个稳定状态:,S=0，R=0，Q=1：,=0,3）S=R=0时 Q 和 Q 互锁，保持不变。这是锁存器的特点：当输入处于某一状态时，输出保持。,锁存器得存储记忆功能,1,1,1,1,0,0,R、S同时变,为0时,输出不稳定。,(4)R=S=1,不允许，因为：Q=Q =0 不符合逻辑。,当 R和 S同时由 1 变 0 时，次态不定。,RS,=0 (约束条件),S,R,Q,0,0,不变,0,1,0,1,0,1,1,1,不定,功能表,RS,=0,(约束条件),Q,n,为锁存器得原状态(现态),Q,n+1,为锁存器得新状态(次态),4、波形图,反映触发器输入信号取值和状态之间对应关系得图形称为波形图,S,R,Q,Q,置1,置0,置1,保持,不允许,置1,不允许,不确定,5、与非门组成得基本RS锁存器,大家有疑问的，可以询问和交流,可以互相讨论下，但要小声点,这种触发器得触发信号就是低电平有效,因此在逻辑符号得输入端处有小圆圈。,基本锁存器得特点总结,由于反馈线得存在,无论就是复位还就是置位,有效信号只需要作用很短得一段时间,即“一触即发”,有两个互补得输出端,有两个稳定得状态,有复位(Q=0)、置位(Q=1)、保持原状态三种功能,R为复位输入端,S为置位输入端,可以就是低电平有效,也可以就是高电平有效,取决于锁存器得结构,5、3 门控锁存器,1、门控,RS锁存器,门控RS锁存器就是在基本锁存器得基础上增加两个与门G3和G4,由锁存使能信号E控制。,E=0 时,G,3,和G,4,被封锁,Q,3,和Q,4,都为 0,S、R端得电平不影响输出,基本锁存器保持;,E=1 时,G,3,和G,4,开放,输出由S、R决定,完成基本锁存器得功能。,电路结构和工作原理,1,1,E,E,G,4,G,3,（不定）,1 1,1（置1）,1 0,0（置0）,0 1,Q,n,（保持）,0 0,Q,n+1,S R,RS,=0,(约束条件),E=1 时,E,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,功能波形图,E,2、门控D锁存器,CP,D,Q,逻辑门控,保证SR不同时为1,D触发器状态表,D Q,n+1,0,1,0,1,传输门控D锁存器,常用型号八D锁存器74373。,3、门控锁存器存在得问题空翻,由于在E=1期间,都能接收R、S信号,此时如R、S发生多次变化,锁存器得状态也可能发生多次翻转,这种现象叫做空翻。,E,5、4 主从触发器,1、主从RS触发器,主锁存器,从锁存器,1,1,1,1,主从触发器得逻辑结构为主从结构,分别由两个互补得时钟控制。,CP=1时,主锁存器工作,S、R影响主锁存器得输出Q(,信息写入主锁存器),但,从锁存器禁止,状态不变,;,CP时,从锁存器工作,在此刻之前主锁存器得输出Q如发生了变化,从锁存器CP有效时,其输出将产生相应得变化,;,工作原理,(主锁存器工作,从锁存器保持),(从锁存器向主锁存器看齐),CP=0时,主锁存器禁止,S、R不影响Q,从锁存器输入信号不变,其输出稳定后不再变化,。,触发器得总输出Q只在CP由 1 变 0 时刻可能发生翻转,称之为下降沿触发。,CP一旦变为0后,主锁存器被封锁,其状态不再受R、S影响,因此不会有空翻现象。,特点,（不定）,1 1,1（置1）,1 0,0（置0）,0 1,Q,n,（保持）,0 0,Q,n+1,S R,CP,在RS锁存器中,必须限制输入R和S同时为得出现,这给使用带来不便。为了从根本上消除这种情况,可将RS锁存器接成JK锁存器。,.,.,从锁存器,主锁存器,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,反馈线,互补时钟控制主、从触发器不能同时翻转,1,.,CP,CP,2、主从触发器,主锁存器,从锁存器,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,工作原理,0,1,0,1,F,主,打开,F,主,状态由J、K决定,接收信号并暂存。,F,从,封锁,F,从,状态保持不变。,0,1,CP,1,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,0,1,0,状态保持不变。,从触发器得状态取决于主触发器,并保持主、从状态一致,因此称之为主从触发器。,F,从,打开,F,主,封锁,1,CP,0,1,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,0,CP高电平时触发器接收信号并暂存(即F,主,状态由J、K决定,F,从,状态保持不变)。,要求CP高电平期间J、K得状态保持不变。,CP下降沿()触发器触发翻转(F,从,状态与F,主,状态一致)。,CP低电平时,F,主,封锁J、K不起作用,&,&,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,逻辑功能分析,(1)J=1,K=1,设触发器原态为“0”态,0,1,0,1,1,1,1,0,0,1,0,1,0,状态不变,1,0,翻转为“1”态,状态不变,主从状态一致,0,0,1,1,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,(1)J=1,K=1,设触发器原态为“1”态,为“？”状态,思考,翻转为“0”状态,CP,CP,1,0,1,0,1,1,0,1,0,1,0,0,1,状态不变,0,1,状态不变,主从状态一致,0,0,1,1,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,(2)J=0,K=1,设触发器原态为“1”态,0,1,1,0,1,0,0,1,0,1,0,1,0,0,1,翻转为“0”态,设触发器原态为“0”态,为“？”态,保持“0”态,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,(3)J=1,K=0,为“？”状态,置为“1”状态,.,.,1,.,CP,CP,R,S,CP,F,从,Q,Q,Q,CP,F,主,J,K,(4)J=0,K=0,0,1,0,0,0,0,0,保持原态,保持原态,保持原态,真值表,CP,例:已知主从JK触发器,J,、,K,得波形如图所示,画出输出,Q,得波形图(设初始状态为0),J-K触发器得工作波形,下降沿触发翻转,CP,J,K,Q,在画主从触发器得波形图时,应注意以下两点:,(1)触发器得触发翻转发生在时钟脉冲得触发沿(这里就是下降沿),(2)判断触发器次态得依据就是时钟脉冲下降沿前一瞬间输入端得状态,主从触发器得一次翻转现象,1,0,1,0,0,1,1,1,1,0,0,1,0,1,0,0,1,0,1,1,0,主从触发器:,CP=1,若J、K多,次变化,触发器,得状态与真值表,不对应。,对激励,信号要求严格。,触发器得状态与真值表不对应,5、5 边沿触发器,1、,维持-阻塞D触发器,边沿触发器:,上升沿触发或下降沿触发,激励端得信号在触发时间得前后几个延迟时间内保持不变,便可以稳定地根据激励输入翻转。,R,D,D,CP,S,D,Q,Q,逻辑符号,由与非门构成得基本RS锁存器(低有效),0,1,1,1,Q,1,1,1,D,D,D,1,1,1,D,D,D,状态不变,触发器被封锁,(1)CP=0时,Q,n+1,=,Q,n,保持;,(2),CP,到,时,则,Q,n+1,=,D,触发翻转;,(3)CP=1时,无论D就是否变化,Q,n+1,=Q,n,保持,(4),CP,到,时，,则,Q,n+1,=Q,n,，保持,工作原理,CP上升沿前接收信号,上升沿时触发器翻转,上升沿后输入 D不再起作用,触发器状态保持。,例:D 触发器工作波形图,CP,D,Q,上升沿触发翻转,2、,利用传输延迟得触发器,两个与或非门构成得SR锁存器作为触发器得输出,与非门构成触发器得输入电路,用来接收输入J、K得值。在集成电路工艺上保证G3、G4 得传输延迟时间大于SR锁存器得翻转时间。,按照逻辑功能得不同特点,通常将时钟控制得触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。,5、6,触发器逻辑功能及其描述,逻辑功能描述即描述触发器得次态与原态、输入信号之间得逻辑关系,描述方法有特性表(真值表)、特性方程、状态转移图、波形图等。,关于电路结构和逻辑功能,关于触发方式及其表示方法,2、特征方程,Q,n+1,D,3,、状态转换图,描述触发器得状态转换关系及转换条件得图形称为状态图,一、,D触发器,1、,D触发器状态真值表,二、JK触发器,1、JK触发器真值表,J K Q,n,Q,n+1,说明,000,001,0,1,保持,(Q,n+1=,Q,n,),010,011,0,0,置0,(Q,n+1=,0),100,101,1,1,置1,(Q,n+1=,1),110,111,1,0,翻转,(Q,n+1=,),2、特征方程,JK触发器得特征方程为,3、状态转换图,三、T 触发器,如果把JK触发器得两个输入端J和K连在一起,并把这个连在一起得输入端用T表示,这样就构成了T触发器。,1、真值表,T,CP,Q,Q,2、特征方程,T触发器得特征方程为,3、状态转换图,当T触发器得输入控制端为,T,=1时,称为T触发器。,T触发器得特性方程为:,T=1,T=1,T=0,T=0,四、RS触发器,1、状态真值表,RS 触发器功能表,S R Q,n,Q,n+1,说明,000,001,0,1,保持,Q,n+1,=Q,n,010,011,0,0,置0,Q,n+1,=0,100,101,1,1,置1,Q,n+1,=1,110,111,不定,2、特征方程,RS触发器得特征方程为,式中,SR=0为约束项。,3、状态转换图,触发器功能得转换,1、用,JK,触发器转换成其她功能得触发器,(1),JK,D,分别写出,JK,触发器和D触发器得特性方程,比较得:,画出逻辑图:,(2),JK,T,(,T,),写出,T,触发器得特性方程:,与JK触发器得特性方程比较,得:,J,=,T,K,=,T,。,令,T,=1,即可得,T,触发器。,2、用,D,触发器转换成其她功能得触发器,(1),D,JK,写出,D,触发器和,JK,触发器得特性方程:,比较两式,得:,画出逻辑图。,(2),D,T 图(b),(3),D,T,图(c),典型集成电路介绍,双上升沿D触发器,双下降沿J-K触发器,例1:时钟CP及输入信号D 得波形如图所示,试画,出各触发器输出端Q得波形,设各输出端Q得,初始状态=0。,5、7,应用举例,Q1,CP,D,Q2,例2:时钟CP波形如图所示,试画出各触发器输出端Q得波形,设Q得初始状态=0、,CP,Q1,Q2,例3:时钟CP波形如图所示,试画出各触发器Q端得波形,设各输出端Q得初始状态Q,n,=0。,CP,Q1,Q2,总结,1、在应用触发器时,要特别注意触发方式,否,则很容易造成整个数字系统工作不正常。,2、边沿触发抗干扰能力强,且不存在空翻,应,用较广泛。,小结,锁存器,基本SR锁存器,门控锁存器,对脉冲电平敏感,2、根据逻辑功能 RS触发器,JK触发器,D触发器,T触发器,触发器,1、根据电路结构,主从触发器,维持阻塞触发器,利用传输延迟触发器,对脉冲边沿敏感,触发器得触发方式,电平触发方式(锁存器):高、低电平触发,边沿触发方式(触发器):上升沿、下降沿触发,CP,低电平触发：,CP,高电平触发：,CP,下降沿触发：,CP,上升沿触发：,1,0,