第12章组合逻辑电路分析与设计.ppt

,*,组合逻辑电路：,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,X,1,X,n,X,2,Y,2,Y,1,Y,n,.,.,组合逻辑电路,输入,输出,1,组合逻辑电路的分析,(1),由逻辑图写出输出端的逻辑表达式,(2),运用逻辑代数化简或变换,(3),列逻辑状态表,(4),分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例,1,：,分析下图的逻辑功能,(1),写出逻辑表达式,Y,=,Y,2,Y,3,=,A AB B AB,.,.,.,A B,.,.,A B,.,A,.,.,A B,B,Y,1,.,A,B,&,&,&,&,Y,Y,3,Y,2,.,.,(1),写出逻辑式,例,2,：,分析下图的逻辑功能,.,A,B,.,Y,=,AB AB,.,A,B,化简,&,&,1,1,.,B,A,Y,&,A,B,=,AB+AB,(2),列逻辑状态表,Y=AB+AB,(3),分析逻辑功能,输入,相同,输出为,“,1”,输入相异输出为,“,0”,称为“判一致电路”,(“,同或门”,),可用于判断各输入端的状态是否相同。,=,A B,逻辑式,=1,A,B,Y,逻辑符号,=,A B,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,例,3,：,分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,A,写出逻辑式：,=,AC+BC,Y=,AC BC,设：,C,=1,封锁,打开,选通,A,信号,B,Y,&,&,1,.,B,A,&,C,0,0,1,设：,C=0,封锁,选通,B,信号,打开,例,3,：,分析下图的逻辑功能,B,写出逻辑式：,=,AC+BC,Y=,AC BC,练习：分析该电路的逻辑功能,练习：分析该电路的逻辑功能,解：,第一步,：由逻辑图逐级写出表达式,第二步,：化简与变换,第三步,：由表达式列出真值表,第四步,：分析逻辑功能,当,A,、,B,、,C,三个变量不一致时，输出为,“,1,”,，所以这个电路称为,“,不一致电路,”,。,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,A B C,0,1,1,1,1,1,1,0,L,真值表,2,加法器,十进制：,09,十个数码，“逢十进一”。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。,在数字电路中，为了把电路的两个状态,(,“1”,态和“,0”,态,),与数码对应起来，采用,二进制,。,二进制：,0,，,1,两个数码，“逢二进一”。,加法器,:,实现二进制加法运算的电路,进位,如：,0,0,0,0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,A,B,两个输入,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,半加器：,半加器逻辑状态表,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,逻辑符号：,CO,A,B,S,C,全加器,输入,A,i,表示两个同位相加的数,B,i,C,i,-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,(1),列逻辑状态表,(2),写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,如何利用半加器构成全加器？,半加器构成的全加器,1,B,i,A,i,C,i-1,S,i,C,i,C,O,C,O,CI,CO,B,3,A,3,C,3,C,4,S,3,CI,CO,B,2,A,2,C,2,C,3,S,2,CI,CO,B,1,A,1,C,1,C,2,S,1,CI,CO,B,0,A,0,C,0,=0,C,1,S,0,串行进位并行加法器,例：用,4,个全加器实现两个,4,位二进制加法器,优点是电路简单、连接方便；缺点是运算速度不高。最高位的运算，必须等到所有低位运算依次结束，送来进位信号之后才能进行。,3,编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，,称为编码。,具有编码功能的逻辑电路称为编码器。,n,位二进制代码有,2,n,种组合，可以表示,2,n,个信息。,要表示,N,个信息所需的二进制代码应满足,2,n,N,(1),分析要求：,输入有,8,个信号，,即,N=8,，根据,2,n,N,的关系，即,n,=3,，即输出为三位二进制代码。,例：,设计一个编码器，满足以下要求：,(1),将,I,0,、,I,1,、,I,7,8,个信号编成二进制代码。,(2),编码器每次只能对一个信号进行编码，不,允许两个或两个以上的信号同时有效。,(3),设输入信号高电平有效。,0 0 1,0 1 1,1 0 1,0 0 0,0 1 0,1 0 0,1 1 0,1 1 1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,(2),列编码表：,输入,输 出,Y,2,Y,1,Y,0,(3),写出逻辑式并转换成“与非”式,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,=,I,4,I,5,I,6,I,7,.,.,.,=,I,4,+,I,5,+,I,6,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,=,I,2,I,3,I,6,I,7,.,.,.,=,I,2,+,I,3,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,=,I,1,I,3,I,5,I,7,.,.,.,=,I,1,+,I,3,+,I,5,+,I,7,(4),画出逻辑图,1,0,0,0,0,0,0,0,1,1,1,I,7,I,6,I,5,I,4,I,3,I,1,I,2,&,&,&,1,1,1,1,1,1,1,Y,2,Y,1,Y,0,当有,两个或两个以上,的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,优先编码器,Y,2,Y,1,Y,0,Y,S,Y,EX,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,S,1 1 1,1 1,1 1 1,0 1,0 0 0 1 0,0 0 1 1 0,0 1 0 1 0,0 1 1 1 0,1 0 0 1 0,1 0 1 1 0,1 1 0 1 0,1 1 1,1 0,x x x x x x x x,1 1 1 1 1 1 1 1,x x x x x x x,0,x x x x x x,0,1,x x x x x,0,1 1,x x x x,0,1 1 1,x x x,0,1 1 1 1,x x,0,1 1 1 1 1,x,0,1 1 1 1 1 1,0,1 1 1 1 1 1 1,1,0,0,0,0,0,0,0,0,0,输 出,输 入,74LS148,功能表,反码输出,Y,s,Y,EX,Y,0,Y,1,Y,2,G,2,G,3,G,1,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,S,&,&,1,&,1,&,1,&,1,1,1,1,1,1,1,1,1,1,1,1,16 15 14 13 12 11 10 9,1 2 3 4 5 6 7 8,74LS,148,74LS148,管脚图,4,译码器和数字显示,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,8,个,3,位,译码器,二进制代码,高低电平信号,例如，计算机中访问某个地址或者访问某个外设，首先是经过译码，找到被访问的设备和地址，然后再根据具体要求完成相应操作。,两个输入量二进制译码电路,S S,B m,0,B,m,0,A,A,m,1,m,1,m,2,m,2,m,3,m,3,&,&,&,&,1,1,&,&,&,&,1,1,1,状 态 表,例：,三位二进制译码器（输出高电平有效）,输 入,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,1,0 0 0 0 0 0 0,0 0 1 0,1,0 0 0 0 0 0,0 1 0 0 0,1,0 0 0 0 0,0 1 1 0 0 0,1,0 0 0 0,1 0 0 0 0 0 0,1,0 0 0,1 0 1 0 0 0 0 0,1,0 0,1 1 0 0 0 0 0 0 0,1,0,1 1 1 0 0 0 0 0 0 0,1,输 出,写出逻辑表达式,Y,0,=,A B C,Y,1,=,A B C,Y,2,=,A B C,Y,3,=,A B C,Y,7,=,A B C,Y,4,=,A BC,Y,6,=,A B C,Y,5,=,A B C,逻辑图,C,B,A,1,1,1,&,&,&,&,&,&,&,&,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 1 1,1 0 0,1,0,0,0,0,0,0,0,A,A,B,B,C,C,标准译码器,74LS138,电路分析。,74LS138,是,3-8,译码器，电路如图所示。,G,0,Y,0,G,1,Y,1,S,1,G,2,S,2,Y,2,S,3,G,S,G,3,Y,3,G,4,Y,4,G,5,A,0,Y,5,G,6,A,1,Y,6,G,7,A,2,Y,7,&,&,&,&,&,&,&,1,1,1,1,&,1,1,&,1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,0 1 1 1 1 1 1 1,1 0 1 1 1 1 1 1,1 1 0 1 1 1 1 1,1 1 1 0 1 1 1 1,1 1 1 1 0 1 1 1,1 1 1 1 1 0 1 1,1 1 1 1 1 1 0 1,1 1 1 1 1 1 1 0,x x x,x x x,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,x,1,0,0,0,0,0,0,0,0,0,x,1,1,1,1,1,1,1,1,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,A,2,A,1,A,0,S,2,+,S,3,S,1,输 出,输 入,3-8,译码器功能表,例：,利用译码器分时将采样数据送入计算机,总线,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,译码器工作,补充：三态输出“与非”门,1.,电路,+,U,cc,(5V),R,2,R,5,R,1,U,C,2,T,3,T,4,F,A,T,2,B,T,1,E,T,5,D,R,3,R,4,&,Y,E,B,A,逻辑符号,0,高阻,0,0,1,1,0,1,1 1,1,0,1 1,1,1,1 0,表示任意态,三态输出“与非”状态表,A,B,E,Y,输出高阻,功能表,三态门应用：,可构成多路开关，数据双向传递，多路数据分时传送等。,总线,&,A,0,&,&,A,1,A,2,顺序脉冲发生器,Y,0,Y,1,Y,7,D,0,D,1,D,7,总线,译码器工作,工作原理：,(,以,A,0,A,1,=00,为例,),0,0,0,总线,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,脱离总线,数据,全为“,1”,二,-,十进制显示译码器,在数字电路中，常常需要,把运算结果用十进制 数显示出来，,这就要用,显示译码器,。,二,十进制代码,译码器,驱动器,显示器,g,f,e,d,c,b,a,（,1,）半导体数码管,由七段发光二极管构成,例：,共阴极接法,a,b,c,d,e,f,g,0 1 1 0 0 0 0,1 1 0 1 1 0 1,低电平时发光,高电平时发光,共阳极接法,a,b,c,g,d,e,f,+,d,g,f,e,c,b,a,g,f,e,d,c,b,a,共阴极接法,a,b,c,d,e,f,g,（,2,）七段译码显示器,Q,3,Q,2,Q,1,Q,0,a,g,f,e,d,c,b,译码器,二,十进制代码,(,共阴极,),1,0,0,1,0,1,1,1,1,1,1,7,个,4,位,七段显示译码器状态表,g,f,e,d,c,b,a,Q,3,Q,2,Q,1,Q,0,a,b,c,d,e,f g,0 0 0 0 1 1 1 1 1 1 0 0,0 0 0 1 0 1 1 0 0 0 0 1,0 0 1 0 1 1 0 1 1 0 1 2,0 0 1 1 1 1 1 1 0 0 1 3,0 1 0 0 0 1 1 0 0 1 1 4,0 1 0 1 1 0 1 1 0 1 1 5,0 1 1 0 1 0 1 1 1 1 1 6,0 1 1 1 1 1 1 0 0 0 0 7,1 0 0 0 1 1 1 1 1 1 1 8,1 0 0 1 1 1 1 1 0 1 1 9,输 入,输 出,显示数码,BS204,A,0,A,1,A,2,A,3,CT74LS247,+5V,来,自,计,数,器,七段译码器和数码管的连接图,5107,a,b,c,d,e,f,g,RBI,BI,LT,A,1,1,A,2,2,LT,3,BI,4,RBI,5,A,3,6,A,0,7,GND,8,9,11,10,12,13,14,15,16,+,U,CC,CT 74LS247,CT74LS247,型译码,器的外引线排列图,a,b,c,d,e,f,g,5,组合逻辑电路的综合,根据逻辑功能要求,逻辑电路,设计,(1),由逻辑要求，列出逻辑状态表,(2),由逻辑状态表写出逻辑表达式,(3),简化和变换逻辑表达式,(4),画出逻辑图,设计步骤如下：,例,:,试用与非门设计一个三变量表决器。,A,、,B,、,C,三者中多数同意，提案通过，否则提案不被通过。,解：方案一：同意用,1,表示，不同意用,0,表示；通过用,1,表示，不通过用,0,表示。,A B C,F,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,A,B,B,C,C,A,F,&,&,&,&,方案二：同意用,0,表示，不同意用,1,表示；通过用,1,表示，不通过用,0,表示。,练习：,用与非门设计一个举重裁判表决电路。设举重比赛有,3,个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由,每一个裁判按一下自己面前的按钮来确定。只有当两个或两,个以上裁判判明成功，并且其中有一个为主裁判时，表明成,功的灯才亮。,解：,第一步,：分析要求,设主裁判为变量,A,，副裁判分别为,B,和,C,；表示成功与,否的灯为,Y,，根据逻辑要求列出真值表。,第二步,：,列真值表,第三步,：写出逻辑表达式并化简。,第四步,：画逻辑图,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,A B C,0,0,0,0,0,1,1,1,L,真值表,注,将化简后的与或逻辑表达式,转换为与非形式,应用举例,交通信号灯故障检测电路,交通信号灯在正常情况下，,红灯,(,R,),亮,停车，,黄灯,(,Y,),亮,准备，,绿灯,(,G,),亮,通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。,解：,灯亮,“1”,表示，灯灭,“0”,表示，,故障,“1”,表示，正常,“0”,表示，,输入信号三个，输出信号一个,(,1),列逻辑状态表,(2),写出逻辑表达式,(3),化简可得,:,为减少所用门数,将上式变换为,:,0 0 0,1,R,Y,G,F,0 0 1 0,0 1 0 0,0 1 1,1,1 0 0 0,1 0 1,1,1 1 0,1,1 1 1,1,(4),画,逻辑图,F,G,Y,R,&,1,1,&,1,1,KA,KA,发生故障时，,F,=1,，晶体管导通,继电器,KA,通电，其触点闭合,故障指示灯亮。,数值比较器,在数字和计算机系统中，经常需要比较两个数的大小。能实现两数比较功能的逻辑电路，称为数值比较器。,一、,1,位数值比较器,A,i,B,i,两个输入,表示两个比较的数,三个输出,L,i,=1,表示,A,i,B,i,G,i,=1,表示,A,i,=B,i,M,i,=1,表示,A,i,1,&,&,L,i,1,1,B,i,G,i,M,i,逻辑 图,12.3,组合逻辑电路的竞争,-,冒险,一个门电路只要有两个输入信号同时向相反方向变化,(,即由,01,变为,10,或者相反,),其输出端就可能产生干扰脉冲。,边沿不陡竞争产生尖脉冲,F,A,B,F,A,B,t,1,t,2,V,T,V,T,1,、竞争,-,冒险及其成因,竞争：,门电路的两个输入端同时向相反的逻辑电平变化的现象称为竞争。,冒险：,由于竞争，电路的输出端就可能出现暂短的错误输出，即出现了不应有的窄脉冲或称尖峰脉冲，这种现象称为冒险。,冒险的危害,在于它可能使后接的时序电路产生错误操作。因而，有时要设法消除竞争冒险或尽量消除竞争冒险带来的危害。,竞争冒险产生的正脉冲,A,A,F,=,A,+,A,t,pd,(,b,),波形,竞争产生的负尖脉冲,1,G,1,G,2,A,A,F,(,a,),电路,1,2,、消除竞争,-,冒险现象的方法：,(,一,),修改逻辑设计,(,二,),引入选通脉冲,(,三,),接入滤波电容,OVER!,作业：,2,、,3,、,8,