数字电路第三章习题答案.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,3-1,即,M1,时，对输入取反，,M0,时不取反。,分析图示电路，分别写出,M=1,M=0,时的逻辑函数表达式,3-2,分析图示补码电路，要求写出逻辑函数表达式，列出真值表。,3-2,3-3,试说明图示两个逻辑图的功能是否一样？,3-3,试说明图示两个逻辑图的功能是否一样？,3-3,试说明图示两个逻辑图的功能是否一样？,图(,s),和图(,b),的表达式相同，说明两个图的功能是一样的。,3-5,真值表,A,i,B,i,C,i,S,i,C,i,+1,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,为全加器,3-6,图示电路为数据传送电路。四个,D,3,、D,2,、D,1,、D,0,为传送数据的数据总线,A、B、C、E,为待传送的四路数据。要求列出,XY,四种取值下的传送数据。,解：,图示电路中的译码器为输出高电平有效的二线一四线译码器，非门为高电平有效的三态非门。,3-7,图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求：,1写出电路工作时 的逻辑函数表达式；,2说明电路的逻辑功能。,解：5号译码器因,，,始终处于译码器状态。而1号，2号，3号，4号译码器要受5号译码器输出控制。（1）当,CD=00,时，只1号译码器译码，其他译码器不译码。当,CD=01,时，只2号译码器译码。（3）当,CD=10,时，只3号译码器译码。当,CD=11,时，只4号译码器译码。的逻辑函数表达式为：,3-7,图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求：,1写出电路工作时 的逻辑函数表达式；,2说明电路的逻辑功能。,所以该电路为4线16线译码器，输出低电平有效。,3-8,图示电路由输出低电平有效的三线一八线译码器和八选一数据选择器构成。,试分析：,X,2,X,1,X,0,=Z,2,Z,1,Z,0,时，输出,F=?,X,2,X,1,X,0,Z,2,Z,1,Z,0,时，输出,F=?,X,2,X,1,X,0,=000,时，,X,2,X,1,X,0,Z,2,Z,1,Z,0,时，输出,F=1,X,2,X,1,X,0,=Z,2,Z,1,Z,0,时，输出,F=0,Z,2,Z,1,Z,0,=000,时，输出,Z,2,Z,1,Z,0,000,时，输出,3-9,由八线一三线优先编码器74148和与非门构成的电路如下，试说明该电路的逻辑功能。,构成104,线,优先8421,BCD,编码器。低电平有效，输出原码。,3-9,由八线一三线优先编码器74148和与非门构成的电路如下，试说明该电路的逻辑功能。,其他电路：,3-10,试用与非门设计一个逻辑选择电路。,S,1,、S,0,为选择端，,A、B,为数据输入端。选择电路的功能见下表。选择电路可以有反变量输入。,3-10,3-10,3-11,试用六个与非门设计一个水箱控制电路。图为水箱示意图。,A、B、C,是三个电极。当电极被水浸没时，会有信号输出。水面在,A，B,间为正常状态，点亮绿灯,G；,水面在,B、C,间或在,A,以上为异常状态，点亮黄灯,Y；,水面在,C,以下为危险状态点亮红灯,R。,解:,根据题意，该控制电路有三个输入,A，B，C;,三个输出,G，Y，R。G,代表绿灯，,Y,代表黄灯，,R,代表红灯。状态赋值如下：1表示水在电极之上，,0,表示水在电极之下,;1,表示灯亮，,0,表示灯灭。按照题意列出的真值表如下,。,由真值表画出的卡诺图：,3-11,3-11,需用七个与非门。而圈0则：,3-11,试用六个与非门设计一个水箱控制电路。图为水箱示意图。,A、B、C,是三个电极。当电极被水浸没时，会有信号输出。水面在,A，B,间为正常状态，点亮绿灯,G；,水面在,B、C,间或在,A,以上为异常状态，点亮黄灯,Y；,水面在,C,以下为危险状态点亮红灯,R。,解:,根据题意，该控制电路有三个输入,A，B，C;,三个输出,G，Y，R。G,代表绿灯，,Y,代表黄灯，,R,代表红灯。状态赋值如下：1表示水在电极之上，,0,表示水在电极之下,;,0,表示灯亮，,1,表示灯灭。按照题意列出的真值表如下,。,由真值表画出的卡诺图：,3-11,3-11,试用六个与非门设计一个水箱控制电路。图为水箱示意图。,A、B、C,是三个电极。当电极被水浸没时，会有信号输出。水面在,A，B,间为正常状态，点亮绿灯,G；,水面在,B、C,间或在,A,以上为异常状态，点亮黄灯,Y；,水面在,C,以下为危险状态点亮红灯,R。,解:,根据题意，该控制电路有三个输入,A，B，C;,三个输出,G，Y，R。G,代表绿灯，,Y,代表黄灯，,R,代表红灯。状态赋值如下：,0,表示水在电极之上，,1,表示水在电极之下,;1,表示灯亮，,0,表示灯灭。按照题意列出的真值表如下,。,由真值表画出的卡诺图：,3-12,试用输出低电平有效的3线一8线译码器和逻辑门设计一组合电路。该电路输入,x，,输出,F,均为三位二进制数。二者之间的关系如下：,解：由题意得真值表：,A,和,B,相等的条件是：最高位相等并且低三位也相等。所以有：,可以把 作为74138待分配的数据，加载到,G1,控制端；,A2A1A0，B2B1B0,分别作为138和151的通道选择信号；比较结果,F,从74151 反相输出端得到。,3-13,3-14,试用两片,74138,实现8421,BCD,码的译码。,解：两片,74138,可以构成四线一十六线译码器。,8421码译码器为四线一十线译码器。,A,3,A,2,A,1,A,0,的十六种,取值中的1010一1111不出现，即输出,不用，,便实现了四线一十线译码。逻辑图见教材中,P63,图315,和图316所示。,3-15,试只用一片四选一数据选择器设计一判定电路。该电路输入为8421,BCD,码，当输入数大于1小于6时输出为1，否则为,0(,提示：可用无关项化简)：,解：,该电路输入为8421,BCD,码，,只出现,0000-1001,，,余者为约束项。,根据题意画出的卡诺图。,3-16,用74,LS138,三八线译码器和与非门实现下列逻辑函数。,解：先进行化简变换为最小相之和形式：,3-16,用74,LS138,三八线译码器和与非门实现下列逻辑函数。,74,LS138,A,0,A,1,A,2,S,1,C,B,A,1,Y,1,Y,2,Y,3,Y,4,3-17,半加器的设计,（1）半加器真值表,（2）输出函数,（3）逻辑图,输入 输出,被加数,A,加数,B,和,S,进位,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,（4）逻辑符号,3-18,改为用,“与非”门,实现,函数表达式变换形式：,用“与非”门实现半加器逻辑图如图所示：,3-18,3-19,半加器逻辑式：,全加器逻辑式：,3-20,X=1,时；,S=A+B，,即：,S=A-B,CO,为借位输出。,X=0,时；,S=A+B,CO,为进位输出。,可控半加/半减器,3-21,利用两片74283实现二进制数11001010和11100111的加法运算，要求画出逻辑图。,解：实际就是八位二进制数加法运算,计算,X-Y,可变化为：,X+Y,补码；,求补：,Y,各位变反加1,（参考下页例题）,题 试用4位并行加法器74,LS83,设计一个加/减运算电路。当控制信号,M=0,时它将两个输入的4位二进制数相加，而,M=1,时它将两个输入的4位二进制数相减。允许附加必要的门电路。,3-22,试用逻辑门设计一个能满足下表要求的监督码产生电路。,用两个异或门和一个非门就构成了监督码的产生电路(逻辑固略)。,附加以下题目1：,利用两片4位二进制并行加法器74,LS283,和必要的门电路组成 一个二-十进制加法器电路。,2、用两个4位数值比较器74,LS85,组成三个数的判断电路。要求能判别三个4位二进制数：,A(a,3,a,2,a,1,a,0,)、B(b,3,b,2,b,1,b,0,)、C(c,3,c,2,c,1,c,0,),是否相等、,A,是否最大、,A,是否最小.可附加必要门电路。,+5,V,+5,V,3-23空,3-24,所以，,ABCD,单独一个改变状态时，均存在竞争冒险现象。,3-25,CD,AB,00,01,11,10,00,01,0,0,0,1,0,0,0,1,1,0,0,1,1,1,1,0,11,10,存在。,a=1 c=0 b=0 y1=d+d,红圈相切。,CD,AB,00,01,11,10,00,01,0,0,1,1,1,0,0,0,0,0,1,1,1,1,0,0,11,10,不存在。,无圈相切。,CD,AB,00,01,11,10,00,01,0,1,0,0,0,1,1,1,1,1,1,0,0,0,1,0,11,10,存在。,有圈相切。,比如：,B=1 c=1 d=1,时，,y3=A+A,还有：,y3=C+C,CD,AB,00,01,11,10,00,01,0,0,0,1,1,0,0,0,1,0,1,1,0,0,0,0,11,10,存在。,红圈相切,。,A=1 b=1 d=0 y4=c+c,