第11章-触发器和时序逻辑电路.ppt

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,化学工业出版社,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,*,第,11,章,触发器和时序逻辑电路,触发器的工作原理,各种触发器的逻辑功能,寄存器的结构和工作原理,计数器的结构和工作原理,学习要点,第,11,章,触发器和时序逻辑电路,11.1,触发器,触发器是构成时序逻辑电路的基本逻辑部件。,它有两个稳定的状态：,0,状态和,1,状态；,在不同的输入情况下，它可以被置成,0,状态或,1,状态；,当输入信号消失后，所置成的状态能够保持不变。,根据逻辑功能的不同，触发器可以分为,RS,触发器、,D,触发器、,JK,触发器、,T,和,T,触发器；按照结构形式的不同，又可分为基本,RS,触发器、同步触发器、主从触发器和边沿触发器。,11.1.1,基本,RS,触发器,1,）电路组成和逻辑符号,2,）逻辑功能,在信号输出端，,的状态称为,0,状态，,的状态称为,1,状态；在信号输入端，低电平有效。,（,1,）,、,时：由于,，不论原来,Q,为,0,还是,1,，都有,；再由,、,可得,Q,0,。即不论触发器原来处于什么状态都将变成,0,状态，这种情况称将触发器置,0,或复位。,端称为触发器的置,0,端或复位端。,（,2,）,、,时：由于,，不论原来,为,0,还是,1,，都有,Q,=1,；再由,、,Q,=1,可得,。即不论触发器原来处于什么状态都将变成,1,状态，这种情况称将触发器置,1,或置位。,端称为触发器的置,1,端或置位端。,（,3,）,、时：根据与非门的逻辑功能知，触发器保持原有状态不变，即原来的状态被触发器存储起来，说明触发器具有记忆能力。,（,4,）,、,时：，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的,0,同时撤除后，将不能确定触发器是处于,1,状态还是,0,状态。所以触发器不允许出现这种情况，这就是基本,RS,触发器的约束条件。,工作原理,4,）特性表,功能,0 0 0,0 0 1,禁用,禁用,不允许,0 1 0,0 1 1,1,1,置,1,1 0 0,1 0 1,0,0,置,0,1 1 0,1 1 1,0,1,保持,5,）特性方程,6,）工作波形,11.1.2,同步,RS,触发器,1,）电路结构和逻辑符号,2,）逻辑功能,CP,0,时，,R=S=1,，触发器保持原来状态不变。,CP,1,时，工作情况与基本,RS,触发器相同。,3,）特性表,CP R,S,Q,n,Q,n+1,功能,0,Q,n,保持,1 0 0 0,1 0 0 1,0,1,保持,1 0 1 0,1 0 1 1,1,1,置,1,1 1 0 0,1 1 0 1,0,0,置,0,1 1 1 0,1 1 1 1,不用,不用,不允许,4,）特性方程,（,CP,=1,期间有效）,5,）工作波形,6,）同步,RS,触发器的主要特点,（,1,）时钟电平控制。在,CP,1,期间接收输入信号，,CP,0,时状态保持不变，与基本,RS,触发器相比，对触发器状态的转变增加了时间控制。,（,2,）,R,、,S,之间有约束。不能允许出现,R,和,S,同时为,1,的情况，否则会使触发器处于不确定的状态。,11.1.3,同步,JK,触发器,1,）电路结构、逻辑符号,2,）功能描述,当,CP,=0,时，,J,、,K,变化对,G,3,、,G,4,门输出没有影响，始终为,1,，触发器处于保持状态。,当,CP,=1,时，,JK,组合为,00,时，状态不变；,JK,组合为,01,时，置,0,；,JK,组合为,10,时，置,1,；,JK,组合为,11,时，翻转。,3,）特性表,JK=00,时不变,JK=01,时置,0,JK=10,时置,1,JK=11,时翻转,4,）特性方程,CP=1,期间有效,5,）波形图,11.1.4,同步,D,触发器,1,）电路结构和逻辑符号,2,）功能描述,CP=1,期间有效,3,）特性表,4,）特性方程,（,CP=1,期间有效）,5,）波形图,11.2,时序逻辑电路,11.2.1,概述,1.,时序逻辑电路的特点,任何时刻电路的输出不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。,2.,时序电路逻辑功能的表示方法,时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图,6,种方式表示，这些表示方法在本质上是相同的，可以互相转换。,3.,时序电路的分类,（,1,）根据时钟分类,同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。,（,2,）,根据输出分类,米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。,时序逻辑电路的分析方法,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,时序电路的分析步骤：,计算,4,11.2.2,寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储,1,位二进制代码，存放,n,位二进制代码的寄存器，需用,n,个触发器来构成。,按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,1.,寄存器,1,）四位集成寄存器,74LS175,的结构,2,）四位集成寄存器的逻辑功能,（,1,）清零。,CR=0,，异步清零。即有：,3,）四位集成寄存器,74LS175,的功能表,输入,输出,0,0,1,1,1,1,0,1,0,0,1,1,0,（,2,）并行数据输入,/,输出,（,3,）保持。在,CR=1,、,CP,上升沿以外时间，寄存器内容将保持不变。,2.,移位寄存器,1,）单向移位寄存器,并行输出,4,位右移,移位寄存器,时钟方程：,驱动方程：,状态方程：,单向移位寄存器具有以下主要特点：,（,1,）单向移位寄存器中的数码，在,CP,脉冲操作下，可以依次右移或左移。,（,2,）,n,位单向移位寄存器可以寄存,n,位二进制代码。,n,个,CP,脉冲即可完成串行输入工作，此后可从,Q,0,Q,n-,1,端获得并行的,n,位二进制数码，再用,n,个,CP,脉冲又可实现串行输出操作。,（,3,）若串行输入端状态为,0,，则,n,个,CP,脉冲后，寄存器便被清零。,2,）双向移位寄存器,M=0,时右移,M=1,时左移,3,）集成双向移位寄存器,74LS194,3.,寄存器的应用,1,）环形计数器,结构特点,即将,FF,n-1,的输出,Q,n-1,接到,FF,0,的输入端,D,0,。,工作原理,根据起始状态设置的不同，在输入计数脉冲,CP,的作用下，环形计数器的有效状态可以循环移位一个,1,，也可以循环移位一个,0,。即当连续输入,CP,脉冲时，环形计数器中各个触发器的,Q,端或端，将轮流地出现矩形脉冲。,能自启动的,4,位环形计数器,状态图,2,）扭环形计数器,结构特点,状态图,即将,FF,n-1,的输出,Q,n-1,接到,FF,0,的输入端,D,0,。,能自启动的,4,位扭环形计数器,11.2.3,计数器,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N,进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N,进制计数器,1.,二进制异步计数器,1,）二进制异步加法计数器,驱动方程：,状态方程：,CP,二进制异步加法计数器的状态表,计数脉冲,Q,3,Q,2,Q,1,Q,0,十进制数,0,0,0,0,0,0,1,0,0,0,1,1,2,0,0,1,0,2,3,0,0,1,1,3,4,0,1,0,0,4,5,0,1,0,1,5,6,0,1,1,0,6,7,0,1,1,1,7,8,1,0,0,0,8,9,1,0,0,1,9,10,1,0,1,0,10,11,1,0,1,1,11,12,1,1,0,0,12,13,1,1,0,1,13,14,1,1,1,0,14,15,1,1,1,1,15,16,0,0,0,0,0,二进制异步加法计数器的时序图,Q,0,，,Q,1,，,Q,2,，,Q,3,的周期分别是计数脉冲（,CP,）周期的,2,倍，,4,倍，,8,倍，,16,倍，也就是说,Q,0,，,Q,1,，,Q,2,，,Q,3,分别对,CP,波形进行了二分频，四分频，八分频，十六分频，因而计数器也可作为分频器。,2.,二进制同步计数器,驱动方程,2,）二进制同步加法计数器的状态表,CP,的顺序,Q,3,Q,2,Q,1,Q,0,十进制数,0,0,0,0,0,0,1,0,0,0,1,1,2,0,0,1,0,2,3,0,0,1,1,3,4,0,1,0,0,4,5,0,1,0,1,5,6,0,1,1,0,6,7,0,1,1,1,7,8,1,0,0,0,8,9,1,0,0,1,9,10,1,0,1,0,10,11,1,0,1,1,11,12,1,1,0,0,12,13,1,1,0,1,13,14,1,1,1,0,14,15,1,1,1,1,15,16,0,0,0,0,0,3,）二进制同步加法计数器的时序图,3.,十进制计数器,1,）同步十进制计数器的结构与工作原理,（,1,）第一位触发器,F,0,，每来一个计数脉冲就翻转一次，故,J,0,=,K,0,=1,；,（,2,）第二位触发器,F,1,，在,Q,0,=1,时再来一个脉冲翻转，而在,Q,3,=1,时不得翻转，故,J,1,=,，,K,1,=Q,0,；,（,3,）第三位触发器,F,2,，在,Q,1,=,Q,0,=1,时再来一个脉冲翻转，故,J,2,=,K,2,=,Q,1,Q,0,；,（,4,）第四位触发器,F,3,，在,Q,2,=,Q,1,=,Q,0,=1,时，再来一个时钟翻转，并来第十个脉冲时由,1,翻转为,0,，故,J,3,=,Q,2,Q,1,Q,0,，,K,3,=,Q,0,。,2,）同步十进制计数器的状态表,计数脉冲,Q,3,Q,2,Q,1,Q,0,十进制数,0,0,0,0,0,0,1,0,0,0,1,1,2,0,0,1,0,2,3,0,0,1,1,3,4,0,1,0,0,4,5,0,1,0,1,5,6,0,1,1,0,6,7,0,1,1,1,7,8,1,0,0,0,8,9,1,0,0,1,9,10,0,0,0,0,进位,3,）十进制计数器的时序图,本章小结,1.,触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式来描述。,2.,触发器的特性方程是表示其逻辑功能的重要的逻辑函数，在分析和设计时序电路时，常用来作为判断电路状态转换的依据。各种不同逻辑功能触发器的特性方程为,3.,同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。输入信号是双端的触发器，以,JK,触发器的逻辑功能最为完善；输入信号是单端的触发器，使用最方便的是,D,触发器。,RS,触发器：,，其约束条件为：,RS,0,JK,触发器：,D,触发器：,6.,计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制等。计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。,4.,时序逻辑电路的特点是任意时刻的输出状态不仅和当时的输入信号有关，而且还和电路原来的状态有关。描述时序逻辑电路功能的方法有方程组、状态转换表、状态图、时序图、逻辑电路图等。,5.,寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。寄存器分为基本寄存器和移位寄存器两大类。寄存器的应用很广，特别是移位寄存器。,