计算机组成原理存储器.ppt

,计算机组成原理,College of Computer Science,SWPU,*,按一下以编辑母片文字样式,第二层,第三层,第四层,第五层,计算机组成原理,College of Computer Science,SWPU,*,按一下以编辑母片文字样式,第二层,第三层,第四层,第五层,计算机组成原理,College of Computer Science,SWPU,*,按一下以编辑母片文字样式,第二层,第三层,第四层,第五层,计算机组成原理,College of Computer Science,SWPU,*,按一下以编辑母片文字样式,第二层,第三层,第四层,第五层,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机组成原理存储器,存储系统层次结构,三级存储体系,存储系统：容量大、速度快、成本低,CPU,Cache,主存,外存,对某类存储器而言，这些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一个存储系统常采用几种不同的存储器，构成多级存储体系，满足系统的要求。,主存储器（内存）,辅助存储器（外存）,高速缓冲存储器,Cache,存储系统层次结构,主要存放,CPU,当前使用的程序和数据。,速度快,容量有限,存放大量的后备程序和数据。,速度较慢,容量大,存放,CPU,在当前一小段时间内多次使用的程序和数据。,速度很快,容量小,物理存储器和虚拟存储器,主存,-,外存层次：增大容量,CPU,主存 外存：为虚拟存储器提供条件,虚拟存储器：将主存空间与部分外存空间组成逻辑地址空间,用户使用逻辑地址空间编程，操作系统进行有关程序调度、存储空间分配、地址转换等工作,存储系统层次结构,存储器分类,按存储机制分类,半导体存储器,静态存储器：利用双稳态触发器存储信息,动态存储器：依靠电容存储电荷存储信息,磁表面存储器：利用磁层上不同方向的磁化区域表示信息，容量大，非破坏性读出，长期保存信息，速度慢。,光盘存储器,利用光斑的有无表示信息,存储器分类,按存取方式分类,随机存取存储器,随机存取：可按地址访问存储器中的任一单元，访问时间与地址单元无关,RAM:,MROM,：,可读可写,ROM:,只读不写,PROM,：,用户不能编程,用户可一次编程,EPROM,：,用户可多次编程,EEPROM,：,用户可多次编程,SRAM:,DRAM:,存储器分类,顺序存取存储器（,SAM,）,访问时按读,/,写部件顺序查找目标地址，访问时间与数据位置有关,等待操作,平均等待时间,读,/,写操作,两步操作,速度指标,（,ms,）,数据传输率,（字节,/,秒）,存取周期或读,/,写周期,（,ns,）,速度指标：,时钟周期的若干倍,作主存、高速缓存。,存储器分类,直接存取存储器（,DM,）,访问时读,/,写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关,三步操作,定位（寻道）操作,等待（旋转）操作,读,/,写操作,速度指标,平均定位（平均寻道）时间,平均等待（平均旋转）时间,数据传输率,（位,/,秒）,存储器分类,相联存储器：是一种特殊存储器，是基于数据内容进行访问的存储设备。,写入数据时,CAM,能自动选择一个未用空单元进行存储。,读取数据时,CAM,用所给数据同时对所有存储单元中的数据进行比较标记符合条件的数据。,比较是同时进行的，所以读取速度比基于地址进行读写的速度快。,主存储器分类,半,导,体,存,储,器,只读,存储器,ROM,随机读写,存储器,RAM,掩膜,ROM,可编程,ROM,（,PROM,）,可擦除,ROM,（,EPPROM,）,电擦除,ROM,（,E,2,PROM,）,静态,RAM,（,SRAM,）,动态,RAM,（,DRAM,）,随机存取存储器,RAM,：可读可写、断电丢失,只读存储器,ROM,：正常情况下只读、断电不丢失,随机存取存储器,RAM,（,radom access memry,，随机存取存储器）要求元件有如下记忆特性：,有两种稳定状态；,在外部信号的激励下，两种稳定状态能进行无限次相互转换；,在外部信号激励下，能读出两种稳定状态；,可靠地存储。,半导体,RAM,元件可以分为两大类：,SRAM,：是利用开关特性进行记忆，只要电源有电，它总能保持两个稳定状态中的一个状态。,DRAM,：除要电源有电外，还必须动态地每隔一定的时间间隔对它进行一次刷新，否则信息就会丢失。,只读存储器,掩模型只读存储器,MROM,可编程只读存储器,PROM,可重编程只读存储器,EPROM,电擦除可编程只读存储器,EEPROM,闪速存储器,flash,1.,掩模型只读存储器,MROM,以有无元器件表示,0,和,1,，,MROM,芯片出厂时，已经写入信息，不能改写,用于需要量大且不需要改写的场合,只读存储器,2.,可编程只读存储器,PROM,PROM,芯片出厂时，内容为全,1,，用户可用专用,PROM,写入器将信息写入，一旦写入不能改写（即只能写入一次）,所以又称一次型可编程只读存储器。,W0,W1,b0,b1,b2,熔丝型,PROM,只读存储器,3.EPROM,：可擦除可编程,ROM,UVEPROM,（,ultraviolet erasable programmable ROM,）,紫外线擦除（,有一石英窗口，改写时要将其置于一定波长的紫外线灯下，照射一定时间,全部擦除，时间长大约,1025,分钟）,EPROM,存在两个问题,:,A.,用紫外线灯的擦除时间长,.,B.,只能整片擦除,不能改写个别单元或个别位,只读存储器,4.,电可擦除只读存储器,EEPROM,（,electronically EPROM),可在联机情况下，通过专用写入器加高压擦除,可多次，支持数据块擦除,5.,闪速存储器,(Flash E,2,PROM),又称快擦存储器,是在,EEPROM,基础上发展起来的新型电可擦可编程的非易失性存储器,特点：高密度,/,非易失性,/,读,/,在线改写,;,兼有,RAM,和,ROM,的特点,可代替软盘和硬盘。,擦写次数可达,10,万次以上。读取时间小于,10ns,。,存储器性能指标,存取时间,T,A,（,Memory Access Time,）,：,是存储器收到读或写的地址到从存储器读出,（写入）信息所需的时间,存取周期,T,M,（,Memory Circle Time,）：,指连续启动二次独立的存储器操作（例连续,2,次读）所需间隔的最小时间,.,一般,T,M,T,A,存储器性能指标,存取宽度（,W,）,:,也称存取总线宽度,一次访问可存取的数据位数或字节数,.,存储器带宽,:,也叫数据传输率,每秒从存储器读取信息量,常用字节,/,秒表示。,带宽,BM:,指每秒访问二进制位的数目。,BM=W/TM,若,TM=500ns,W=,16位,BM=16/0.5=32Mbps,则,要提高,BM:,使,TM,使,W,增加存储体,分层结构：局部性原理是存储系统层次结构技术可行性的基础。,CPU和主存的速度差,选通窗口有读出信号，说明为“1”,3、不归零制（）,磁头线圈中不加电流，磁层移动。,例4：用16K8位的芯片采用字扩展法组成64K8位的存储器连接图。,“位的并联”：各芯片的数据线与CPU数据线的各对应位拼接,双端口存储器提供左、右两个独立端口，分别具有独立的地址、数据和控制线，可对存储器任意单元中数据进行独立存取操作。,平均定位（平均寻道）时间,位密度：磁道上单位长度内的二进制代码数,只能整片擦除,不能改写个别单元或个别位,有效时，可以对该芯片进行读写操作,在磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。,0 1 0 0,各动态芯片可同时刷新，片内按行刷新,0 0 1 1,0 1 1 1,3、Cache层次结构及原理图,地址总线A15A0，双向数据总线D7D0，读/写线R/W。,存储器性能指标,容量：,指计算机存储信息的能力,即最大的二进制信息量，以,b,或,B,表示,信息的可靠保存性、非易失性、可更换性,有源存储器：例半导体存储器靠电源才能存信息,无源存储器：磁盘、磁带等辅存中的信息关电后不丢失,非易失性：掉电时，信息不会丢失,结论：评价存储器的三个基本指标：,C(Capacity)+C(Cost)+A(Access Speed),主存储器的组成,存储体,时序控制电路,驱动电路,地址译码器,地址寄存器,MAR,数据,寄存,器,MDR,读,写,电,路,数据总线,地址总线,半导体存储器结构,地,址,寄,存,器,地,址,译,码,存储体,控制电路,AB,数,据,寄,存,读,写,电,路,DB,OE,WE,CS,存储体,存储器芯片的主要部分，用来存储信息,地址译码电路,根据输入的地址编码来选中芯片内某个特定的存储单元,片选和读写控制逻辑,选中存储芯片，控制读写操作,存储体,每个存储单元具有一个唯一的地址，可存储,1,位（位片结构）或多位（字片结构）二进制数据,芯片存储容量与地址、数据线个数有关：,芯片的存储容量,2,M,N,存储单元数,存储单元的位数,M,：芯片的地址线根数,N,：芯片的数据线根数,存储体,单元地址,0000,0001,.,.,.,.,.,.,.,.,XXXX,存储单元,存储元,存储容量,存储体,地址线：决定了存储器的存储容量,数据线：一次访问存储器所得到数据位数,22,地址译码电路,使能,输入,编码,输出,编码,映射,n,位二进制码,2,n,中取,1,码,1,、译码器,（,decoder,）,：,将每个输入的二进制代码译成对应的输出高、低电平信号,地址译码电路,n,位二进制代码,2,n,位,译码输出,二进制,译码器,译码输出,1,0,0,0,1,1,0,1,0,0,0,1,0,0,1,0,1,0,0,0,0,1,0,0,Y,3,Y,2,Y,1,Y,0,A0,A1,译码输入,译码输出高电平有效,译码输出,1,1,1,1,1,1,1,1,Y,3,Y,2,Y,1,Y,0,A,0,A,1,译码输入,0,0,0,0,1,1,1,1,0,1,1,1,0,1,0,0,译码输出低电平有效,1,、译码器,（,decoder,）,：,24,地址译码电路,2-4,译码器,Y0,Y1,Y2,Y3,A,1,A,0,EN,引脚功能图,74LS138,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,S,C,S,B,S,A,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,3-8,译码器,1,、译码器,（,decoder,）,：,地址译码结构,译码器,A,5,A,4,A,3,A,2,A,1,A,0,63,0,1,存储单元,64,个单元,行译码,A,2,A,1,A,0,7,1,0,列译码,A,3,A,4,A,5,0,1,7,64,个单元,单译码,双译码,单译码结构,双译码结构,双译码可简化芯片设计,主要采用的译码结构,片选和读写控制逻辑,片选端,CS*,或,CE*,有效时，可以对该芯片进行读写操作,输出,OE*,控制读操作。有效时，芯片内数据输出,该控制端对应系统的读控制线,写,WE*,控制写操作。有效时，数据进入芯片中,该控制端对应系统的写控制线,主存储器组织,主存储器组织涉及的问题主要有：,M,的逻辑设计,动态,M,的刷新,主存与,CPU,的连接,主存的校验,主存储器组织,主存储器设计的一般原则,存储器与,CPU,的连接：数据线、地址线、控制线的连接,驱动能力,存储芯片类型选择,存储芯片与,CPU,的时序配合,存储器的地址分配和片选译码,行选信号和列选信号的产生,主存储器组织,存储芯片的数据线,存储芯片的地址线,存储芯片的片选端,存储芯片的读写控制线,位扩展法,数据线的连接,字扩展法,地址线的连接,字位同时扩展法,主存储器组织,一、位扩展方式,当芯片的容量和主存容量相同，而位数不足时，就要对位数进行扩展，称为位扩展,位扩展法的要点：,“位的并联”：,各,芯片的数据线,与,CPU,数据线,的各对应位拼接,各芯片的片选线应连在一起，,合用一个片选信号,。,例,1,：用,8,片,8K*1,的芯片组成一个,8K*8,的存储器,32,位扩展法组成的,1K*16,的存储器,例,2,：用,4,片,1K*4,的,2114,芯片组成一个,1K*16,的存储器。,主存储器组织,2,、字扩展方式,当芯片字长与主存相同，而容量不足时，就需要用几片存储器芯片组成组成容量较大的存储器，称为字扩展,。,字扩展法的要点：,各芯片的数据线与,CPU,数据线的各对应位串接,在一起,各芯片的,片选线要分开,，分别与,CPU,地址总线的高位地址译码后的片选信号相连,例,3,：用,Intel2114,（,1K*4,）芯片，组成,4K*4,的存储器。,1,、计算分析：,2114,的规格为,1K*4,，芯片地址线,10,条,(A,9,A,0,),，数据线,4,条,需,4,片,2114,，系统地址线,12,条,(A,11,A,10,为片选线,),，数据线,4,条,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,0 0 0 0,0 0 1 1,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 0,1 1 1 1,000-3FF 1K,400-7FF 1K,800-BFF 1K,C00-FFF 1K,2,、片选及,地址分析：,字扩展法组成的,4K*4,的存储器,例,4,：用,16K8,位的芯片采用字扩展法组成,64K8,位的存储器连接图。,分析：,要使用,4,块芯片,4,块芯片的数据端与数据总线,D0D7,相连,;,地址总线低位地址,A0A13,与各芯片的,14,位地址端相连,;,两位高位地址,A14,，,A15,经译码器和,4,个片选端相连,字扩展法组成,64K8,存储空间,主存储器组织,主存储器逻辑设计,需解决：芯片的选用,地址分配与片选逻辑,信号线的连接,例,5,：,用,2114,（,1K4,）,SRAM,芯片组成容量为,4K8,的存储器。地址总线,A15,A0,双向数据总线,D7,D0,读,/,写信号线,R/W,。,给出芯片地址分配和片选逻辑，并画出,M,框图,主存储器组织,计算芯片数,先扩展位数再扩展单元数,先扩展单元数，再扩展位数,2,片,1K4,1K8,4,组,1K8,4K8,8,片,4,片,1K4,4K4,2,组,4K4,4K8,8,片,主存储器组织,地址分配与片选逻辑,存储器寻址逻辑,芯片内的寻址系统,(,二级译码,),芯片外的地址分配与片选逻辑,为芯片分配哪几位地址，以便寻找片内的存储单元,由哪几位地址形成芯片选择逻辑，以便寻找芯片,存储空间分配：,4KB,存储器在,16,位地址空间（,64KB,）中占据,任意连续区间。,64KB,1K4,1K4,1K4,1K4,1K4,1K4,1K4,1K4,需,12,位地址寻址：,4KB,A,15,A,12,A,11,A,10,A,9,A,0,A11,A0,0 0 0,0,任意值,0 0 1,1,0 1 1,1,1 0 1,1,0 1 0,0,1 0 0,0,1 1 0,0,1 1 1,1,片选,芯片地址,低位地址分配给芯片，高位地址形成片选逻辑。,芯片 芯片地址 片选信号 片选逻辑,1K,1K,1K,1K,A9,A0,A9,A0,A9,A0,A9,A0,CS0,CS1,CS2,CS3,A,11,A,10,A,11,A,10,A,11,A,10,A,11,A,10,连接方式,（,1,）扩展位数,4,1K4,1K4,4,10,1K4,1K4,4,10,1K4,1K4,4,10,4,1K4,1K4,4,10,4,4,A9A0,D7D4,D3D0,4,4,R/W,A11 A10,CS3,A11 A10,CS0,A11 A10,CS1,A11 A10,CS2,（,2,）扩展单元数,（,3,）连接控制线,形成片选逻辑电路,已知,RAM,芯片和地址译码器的引脚如图所示，试回答如下问题：,（,1,）若要求构成一个,8K8,的,RAM,存储器，需几片这样的芯片？设,RAM,存储器占用起始地址为,E1000H,的连续地址空间，若采用全地址译码方式译码，试画出存储器系统与,CPU,电路连接图。,（,2,）试写出每块,RAM,芯片的地址空间。,主存储器组织,主存储器组织,作业：,设计一半导体存储器，其中,ROM,区,4KB,，选用,ROM,芯片（,4K4,位,/,片）；,RAM,区,3KB,，选用,RAM,芯片（,2KB/,片和,1K4,位,/,片）。地址总线,A15,A0,，双向数据总线,D7,D0,，读,/,写线,R/W,。,要求：,给出芯片地址分配和片选逻辑式,画出该,M,逻辑框图（各芯片信号线的连接以及片选逻辑电路，片选信号低电平有效）,作业：用,8K*8,位的,ROM,芯片和,8K*4,的,RAM,芯片组成存储器，按字节编址，期中,RAM,的地址为,2000H7FFFH,，,ROM,的地址为,C000HFFFFH,。,要求：,计算各自需要多少个芯片？,画出该存储器设计框图以及与,CPU,的连接。（用译码器进行片选译码）,计算每个芯片的地址范围。,主存储器组织,主存储器组织,动态,M,的刷新,刷新定义和原因,定义：定期向电容补充电荷,原因：,动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。,注意刷新和重写的区别,主存储器组织,动态,M,的刷新,最大刷新间隔：在此期间，必须对所有动态单元刷新一遍,刷新方法,各动态芯片可同时刷新，片内按行刷新,刷新一行所用的时间 刷新周期（存取周期）,刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定,主存储器组织,对主存的访问,由,CPU,提供行、列地址，随机访问。,CPU,访存：,动态芯片刷新：,由刷新地址计数器提供行地址，定时刷新。,主存储器组织,刷新周期的安排方式（刷新方式）,集中刷新,分散刷新,2ms,内集中安排所有刷新周期。,死区,用在实时要求不高的场合。,R/W,刷新,R/W,刷新,2ms,50ns,各刷新周期分散安排在存取周期中。,R/W,刷新,R/W,刷新,100ns,用在低速系统中。,主存储器组织,异步刷新,2ms,例,.,各刷新周期分散安排在,2ms,内。,用在大多数计算机中。,每隔一段时间刷新一行。,128,行,15.6,微秒,每隔微秒提一次刷新请求，刷新一行；,2,毫秒内刷新完所有行。,R/W,刷新,R/W,刷新,R/W,R/W,R/W,15.6,微秒,15.6,微秒,15.6,微秒,刷新请求,刷新请求,（,DMA,请求）,（,DMA,请求）,提高存储系统性能,提高,CPU,与主存间数据传输的措施,采用更高速的主存储器或加长存储器的字长,采用并行操作的双端口存储器,在,CPU,和主存间加入,Cache,，缩短读出时间,在每个存储器周期中存取几个字的交叉存储器,提高存储系统性能,双端口存储器,双端口存储器：,是指同一存储器具有两组相互独立的读写控制线路，是一种高速工作的存储器。,双,端口存储器提供左、右两个独立端口，分别具有独立的地址、数据和控制线，可对存储器任意单元中数据进行独立存取操作。图中，用,L,表示左端口，用,R,表示右端口。,提高存储系统性能,提高存储系统性能,特点：,每个芯片有二组,DB,，,AB,，,CB,，形成二个访问端口，允许二个端口并行独立的读写。,注意：如,2,个端口同时访问同一存储单元，由片内仲裁,逻辑决定由哪个端口访问,。,可让2个,CPU,同时访,MM,，,或1个端口面向,CPU,，,1,个面向,I/O,处理。,应用,Cache-MM,系统中的,MM,CPU,中的通用寄存器,多机系统中的双,(,多,),口存储器,提高存储系统性能,并行存储器,单体多字并行主存系统,W,位,W,位,W,位,W,位,W,位,地址寄存器,主存控制部件,.,.,单字长寄存器,数据寄存器,存储体,增加存储器的带宽,访问时按读/写部件顺序查找目标地址，访问时间与数据位置有关,000-3FF 1K,1 0 1 1,800-BFF 1K,掩模型只读存储器MROM,0 0 1 1 0 1,DRAM：除要电源有电外，还必须动态地每隔一定的时间间隔对它进行一次刷新，否则信息就会丢失。,触发单稳电路产生选通窗口，选通窗口有信号为1，无信号为0,存取时间TA（Memory Access Time）：是存储器收到读或写的地址到从存储器读出（写入）信息所需的时间,速度快，成本不可能低；,M：芯片的地址线根数,位扩展法的要点：,画出该存储器设计框图以及与CPU的连接。,1、Cache的设计思想,C(Capacity)+C(Cost)+A(Access Speed),提高存储系统性能,多体交叉存取,M0,M1,M2,M3,0,1,2,3,4,5,6,7,存储器控制部件,CPU,提高存储系统性能,主存分成若干个独立存储体。,在一个存取周期中，,CPU,交叉访问多个体，缩短平均访存时间。,R/W,R/W,R/W,R/W,CPU,每隔,1/4,存取周期从主存读,/,写一个数据。,提高存储系统性能,相联存储器,普通存储器按地址访问，相联存储器按内容访问，用于访问的存储项为“关键字”，或称为“键”。,存放在相联存储器中的项分别为,KEY,和,，其中,为检索项，,为数据项。,基本原理：将存放在存储单元中多项信息的某一项作为检索项（即关键字项），将访问内容与检索项相比较，若相同，则对该存储单元进行访问操作。,提高存储系统性能,相连存储器的组成,检索寄存器：用来存放检索字，其位数和相联存储器的存储单元位数相等。每次检索时，取若干位作为检索项。,屏蔽寄存器：用来存放屏蔽码，其位数和检索寄存器位数相同。除检索项对应的位之外，其他位置,“,”,表示屏蔽。,比较线路：,提高存储系统性能,高速缓冲存储器,问题的提出,CPU,和主存的速度差,Cache,的功能（引入目的）：解决,CPU,和主存间速度不匹配,缓存,CPU,主存,容量小,速度高,容量大,速度低,提高存储系统性能,存储器访问的局部性原理,时间局部性：,当前正在使用的信息很可能是后面立即还要用的信息,例程序循环和堆栈操作。,空间局部性：指连续使用到的信息很可能在存储空间上相邻或相近，以顺序执行的程序和数据,(,如数组,),便是如此。,分层结构：局部性原理是存储系统层次结构技术可行性的基础。,Cache-主存结构,1,、,Cache,的设计思想,在,CPU,与主存之间设置一个容量不大但速度很快的存储器（即,Cache,），存放主存中的部分内容（正被,CPU,频繁访问的）,CPU,同时访问主存和,Cache,，若在,Cache,中找到，称命中,CPU,就不再访问主存。,由于程序的局部性原理，命中率会很高。从而提高了,CPU,访主存的速度。,主存,缓存采用的地址变换映射方法和置换策略与虚拟存储相同，,也是基于程序局部性原理,CPU,CACHE,主存（内存）,辅存（外存）,Cache-主存结构,2,.,Cache,的特点,(1),Cache,一般用存取速度高的,SRAM,组成，速度已经与,CPU,相当。,(2),Cache,与虚拟存储器的基本原理相同，都是把信息分成基本的块并通过一定的替换策略，以块为单位，由低一级存储器调入高一级存储器，供,CPU,使用。但是，虚拟存储器的替换策略主要由软件实现，而,Cache,的控制与管理全部由硬件实现。,(3),Cache,的价格较贵，为了保持最佳的性能价格比，,Cache,的容量应尽量小，但太小会影响命中率，所以,Cache,的容量是性能价格比和命中率的折衷。,Cache-主存结构,CPU,地址,映象,cache,主存,数据总线,地址总线,ALU,通用寄存器,L1,L2,主存,辅存,CPU,存储,系统,存,储,系,统,层,次,结,构,图,Cache,原理图,3,、,Cache,层次结构及原理图,Cache-主存结构,需要解决的问题,Cache,内容与主存内容的映像关系,如何实现地址转换（将访存地址转换成访问,Cache,的地址）,更新,Cache,内容的替换算法,Cache,的读出与写入,Cache-主存结构,访问,Cache,取出信息送,CPU,访问主存,取出信息送,CPU,将新的主存块,调入,Cache,中,执行替换算法,腾出空位,结束,命中？,Cache,满？,CPU,发出访问地址,开始,Y,N,Y,N,命中率低,4,、,Cache,的读过程,Cache-主存结构,5,、,Cache,的写操作：,1,）标志交换法：,先写入,Cache,，同时加入标记，直到该页的内容需从,Cache,中替换出来，再一次写入内存,特点：,不在快速写入,Cache,中插入慢速写内存操作，当,Cache,内容与主存不一致，容易出错,2,）写直达法：,写入,Cache,的同时也写入主存,特点：,方法简单，但在快速写入,Cache,中插入慢速写内存操作,Cache-主存结构,6、Cache的地址映像,把主存与,Cache,均划分为若干大小相等的“页”,地址映象是指：主存中的某一页若要复制到,Cache,中去，应复制到,Cache,的哪一页的位置上。,有三种映象方式：,（,1,）直接映象方式,（,2,）全相联映象方式,（,3,）组相联映象方式,以缓存,8KB,为例，划分为,16,页，每页,512B,；,假设主存,1MB,，则应划分为,2048,页，每页,512B,直接映像,比较器,不命中,有效位,=1,？,否,命中,=,是,全相联映像,主存的每一页都可以映像到,Cache,的任一页,优点：主存 中的 任一页 可以映象到 缓存 中的 任一页,缺点：逐个比较主存页标记与,Cache,标记，速度很慢,组相联映像,主存标记,7,位,1,位,组号,3,位,页内地址,9,位,Cache替换算法,（,1,）先进先出（,FIFO,）算法,（,2,）近期最少使用法（,LRU,）算法,小结,某一主存块只能固定映射到某一 缓存块,直接,全相联,组相联,某一主存块能映到任一 缓存块,不灵活,成本高,折中办法,虚拟存储器,为了扩大主存的容量，在存储管理部件（硬件）和,操作系统中的存储管理软件的支持下，将主存和辅存的,一部分作为一个整体，将它们的地址空间统一编址，为,用户提供一个比实际主存的容量大得多的地址空间，称,其为虚拟存储器。,CPU,CACHE,主存（内存）,辅存（外存）,主存,辅存,要解决的问题：,主存与辅存空间的分区管理,虚实之间如何映像,虚实地址的转换,主存与辅存的内容调换,虚拟存储器,虚拟存储器的三种模式：,（,1,）页式虚拟存储器、,（,2,）段式虚拟存储器,（,3,）段页式虚拟存储器,1,、页式虚拟存储器,页,表,虚页号,页内地址,虚地址,观察示意图,页表中的控制位,装入位(有效位),P,P=0，,该虚页内容尚未装入内存，,CPU,访问无效；,P=1，,该虚页内容已装入内存，,CPU,访问有效。,修改位,C,修改位用于记录虚页内容在主存中是否被修改过。如果修改过，则当主存中的这一空间被新页覆盖时，要把修改部分写回到辅存中去。,替换控制位,替换位主要反映该页在主存中的活跃程度,其他，如访问权限控制等。,页式虚拟存储器地址转换示意图,来自,CPU,逻辑地址,去主存,物理地址,实页号 页内地址,中断程序：,辅存调入主存,执行替换算法,腾出空位,结束,在主存？,主存满？,CPU,发出虚地址地址,开始,Y,N,Y,N,形成页表地址,访问内存单元,缺页中断,访问内存单元,虚页号,页内地址,虚地址,虚拟存储器,页式虚拟存储器的优点：,由于每页长度固定，页表设置方便，程序运行时只要有空页就能进行页调度，操作简单，开销省。,缺点：,由于页的一端固定，程序不可能正好是页面的整数倍，有一些不好利用的碎片，并且会造成程序段跨页的现象，给查页表造成困难，增加查页表的次数，降低效率。,虚拟存储器,2,、段式虚拟存储器,虚拟存储器,（,1,）段式管理：,按照程序的逻辑结构划分成的多个相对独立部分，作为独立的逻辑单位。,优点是段的逻辑独立性使它易于编译、管理、修改和保护，便于程序共享。缺点是段的长度不定，给主存空间分配带来困难。,（,2,）页式管理：,在主存物理空间中划分出等长的固定区域。,优点是页面的起点、终点地址固定，用页表管理较方便。缺点是处理、保护和共享等不及段式方便。,（,3,）段页式管理：,采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存以页为基本信息传送单位，用段表和页表进行两级定位管理。,虚拟存储器,3,、段页式虚拟存储器地址转换示意图,主存储器校验,奇偶校验,有效信息位,+1,位校验位 校验码,检测依据（编码规则）：约定校验码中,1,的个数为奇数,/,偶数,如：偶校验,码距,d=2,1011001,0,1011011,1,通过统计校验码中,1,的个数是否为偶数来查错。,可检测一位错，,不能纠错。,用于主存校验。,磁表面存储器,一、记录介质与磁头,1.,基体与磁层,（,1,）软质基体,(,如：聚酯薄膜,),与磁层,2.,读,/,写磁头,（,2,）硬质基体,(,如：铝合金,),与磁层,磁头：,实现电 磁转换的装置,如：磁带、软盘,如：硬盘,具有,矩磁特性,的材料，,如：氧化铁、铁镍钴合金等,厚度：,高导磁材料，绕有线圈,磁表面存储器,1.,写入,在磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。,局部磁化单元,载磁体,写线圈,S,N,I,局部磁化单元,写线圈,S,N,铁芯,磁通,磁层,I,N,定义：,向右为正向剩磁,+Br,，记为,磁表面存储器,磁头线圈中不加电流，磁层移动。磁层存储元的,转变区经过磁头下方时，在线圈两端产生感应电势。,2.,读出,磁通变化,的区域,读出信号,e=-d,/dt,N,读线圈,S,读线圈,S,N,铁芯,磁通,磁层,运动方向,运动方向,s,t,f,e,N,磁表面存储器,磁化状态如何表达,0,和,1,信息,磁记录方式,将二进制代码转换成磁层中相应磁化状态的变换规律,磁表面存储器,选择原则,:,主要由以下三点决定,(1),自同步能力,(2),记录密度,(3),可靠性,磁表面存储器,（,1,）归零制（,RZ,）,I,0,t,0 0 1 1 0 1,写,0,时，给反向电流,-,I,，写完归零；,写,1,时，给正向电流,+,I,，写完归零,特点：,1,、简单易行，每位记录数据本身包含时钟脉冲信号，提供自同步能力,2,、每写一位数据，磁层状态变换两次，记录密度低,磁表面存储器,（,2,）不归零制（,NRZ,）,I,0,t,0 0 1 1 0 1,写,0,时，维持,-I,不变，不归零；,写,1,时，维持,+I,不变，不归零,特点：转变数目少，记录密度提高,缺点：五自同步能力，无法区分连续的,0,和,1,磁表面存储器,3,、不归零制（）,写入：写,0,时，维持原电流方向不变；写,1,时，电流方向翻转,读出：没有读出信号为,0,，有读出信号为,1,优点：产生的转变区少，同等技术条件下可缩短位单元长度，提高记录密度,缺点：无法区分连续,0,的个数，需增加外同步信号，限制了记录密度的提高,用于早期低速磁带机,磁表面存储器,4,、调相制（）,写入：写,0,时，位单元中间位置电流负跳变，写,1,时，位单元,中间位置电流正跳变,读出：根据读出信号的相位区分,0,和,1,信号,优点：可靠性高，具有自同步能力，较,NRZI,的记录密度高,缺点：转变区太多，限制了记录密度的进一步提高,广泛用于磁带机中,磁表面存储器,5,、调频制（）,每个位单元起始处改变一次电流方向，留下一个转变区做为本位同步信号,写入：写入,0,，位单元中间不变；写入,1,，位单元中间改变一次方向,读出：通过分离电路，把每个位单元起始处的信号分离做为同步信号,触发单稳电路产生选通窗口，选通窗口有信号为,1,，无信号为,0,用于早期磁盘中,磁表面存储器,6,、改进调频制（,）,写入：写入,1,，位单元中间改变电流方向，用来记录信号“,1”,写入两个以上,0,，交界处改变电流方向，记录“,0”,的个数,读出：,分离电路把每个位单元起始处的信号分离出来做为同步信号，区分,0,的个数；,选通窗口有读出信号，说明为“,1”,优点：转变区较,FM,少了约一半，记录密度提高近一倍,磁表面存储器,总结：,自同步能力。,记录密度：由记录,1,位二进制信息的磁化翻转次数决定，翻转次数多的磁记录密度就低。,记录信息的可靠性,磁表面存储器,分类,软盘、磁带、硬盘,技术指标,记录密度,道密度：单位长度内的磁道数,位密度：磁道上单位长度内的二进制代码数,存储容量,非格式化容量：总位数，用位密度计算,磁表面存储器,格式化容量：有效位数，用扇区内的数据块长度计算,速度指标,平均存取时间,数据传输率：,带：平均等待时间,盘：平均定位、平均旋转时间,查找速度,ms,读,/,写速度,Kb/s,、,KB/s,磁表面存储器,数据块,