电子工程师面试和笔试题目.doc

模拟电路（基本概念和知识总揽）
1、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。
2、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）
3、基尔霍夫定理的内容是什么？
基尔霍夫定律包括电流定律和电压定律。
电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
4、描述反馈电路的概念，列举他们的应用？
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压（流）负反馈的特点：电路的输出电压（流）趋向于维持恒定。
5、有源滤波器和无源滤波器的区别？
无源滤波器：这种电路主要有无源元件R、L和C组成
有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
6、基本放大电路的种类及优缺点，广泛采用差分结构的原因。
答：基本放大电路按其接法的不同可以分为共发射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。
共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄。常做为低频电压放大电路的单元电路。
共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。常用于宽频带放大电路。
共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于电压放大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式。
广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。
• 7、二极管主要用于限幅，整流，钳位．
• 判断二极管是否正向导通：
１．先假设二极管截止，求其阳极和阴极电位；
２．若阳极阴极电位差＞ UD ，则其正向导通；
３．若电路有多个二极管，阳极和阴极电位差最大的二极管优先导通；其导通后，其阳极阴极电位差被钳制在正向导通电压（０.7V 或０.３V ）；再判断其它二极管．
【例1】 下图中，已知VA=3V， VB=0V， DA 、DB为锗管，求输出端Y的电位，并说明每个二极管的作用。
DA
–12V
Y
A
B
DB
R

解： DA优先导通，则
VY=3–0.3=2.7V
DA导通后，DB因反偏而截止，起隔离作用，DA起钳位作用，将Y端的电位钳制在+2.7V。

数字电路（基本概念和知识总揽）
1、数字信号：指的是在时间上和数值上都是离散的信号；即信号在时间上不连续，总是发生在一序列离散的瞬间；在数值上量化，只能按有限多个增量或阶梯取值。（模拟信号：指在时间上和数值上都是连续的信号。）
2、数字电路主要研究电路输入、输出状态之间的相互关系，即逻辑关系。分析和设计数字电路的数学工具是逻辑代数，由英国数学家布尔1849年提出，因此也称布尔代数。
3、逻辑代数有三种最基本的运算：与、或、非。基本逻辑的简单组合称为复合逻辑。
4、逻辑代数三个基本规则：代入规则、反演规则和对偶规则。
5、化简电路是为了降低系统的成本，提高电路的可靠性，以便使用最少集成电路实现功能。
6、把若干个有源器件和无源器件及其导线，按照一定的功能要求制作在同一块半导体芯片上，这样的产品叫集成电路。最简单的数字集成电路就是集成逻辑门，以基本逻辑门为基础，可构成各种功能的组合逻辑电路和时序逻辑电路。
7、TTL门电路：是目前双极型数字集成电路使用最多的一种，由于输入端和输出端的结构形成都采用了半导体三极管，所以也称晶体管-晶体管逻辑门电路。TTL与非门是TTL门电路的基本单元。最常用的集成逻辑门电路TTL门和CMOS门。
问题集锦
1、同步电路和异步电路的区别是什么？
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解释setup和hold time violation，画图说明，并说明解决办法。
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。

保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。判断方法：代数法、图形法（是否有相切的卡诺圈）、表格法（真值表）。如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项；二是在芯片外部加电容；三是加入选通信号。
5、名词：SRAM、SSRAM、SDRAM：（SRAM：静态RAM； DRAM：动态RAM； SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM同步动态随机存储器
6、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。  ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、单片机上电后没有运转，首先要检查什么？
a、首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。b、接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。c、然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形；经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。
8、什么是同步逻辑和异步逻辑？（汉王笔试）
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
9、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
10、如何解决亚稳态。（飞利浦－大唐笔试）
答：亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在亚稳态期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。解决方法主要有：(1) 降低系统时钟；(2) 用反应更快的FF；(3) 引入同步机制，防止亚稳态传播；(4) 改善时钟质量，用边沿变化快速的时钟信号；(5) 使用工艺好、时钟周期裕量大的器件。
11、锁存器、触发器、寄存器三者的区别。
触发器：能够存储一位二值信号的基本单元电路统称为“触发器”。
锁存器：一位触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。为此可把多个触发器的时钟输入端CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”。
寄存器：在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。
区别：从寄存数据的角度来年，寄存器和锁存器的功能是相同的，它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据信号之间的时间关系：若数据信号有效一定滞后于控制信号有效，则只能使用锁存器；若数据信号提前于控制信号到达并且要求同步操作，则可用寄存器来存放数据。

综合类问题考查
1、二极管的导通时的压降。  答：0.7V。  
2、三极管的工作条件。答：B极（基极）在有一定的电压时，发射极电压应该在0.3V以上。  
3、TTL电平的电压值。  答：5V上下浮动10%，即4.5V—5.5V。  
4、电路分析主要讲的是什么，或者是围绕着什么讲的？  答：两个定理，即基尔霍夫电压定理，基尔霍夫电流定理。  
5、数字信号处理的实质。  
答：数字算法或数学算法。通过数学或数字算法实现频谱搬移，从而达到滤波的效果。  
6、单片机总线。  
 答：数据总线、控制总线、地址总线（三总线）。P0口为I/O口，即可以是数据线，也可以是地址线，倘若都要使用时，要用锁存器将二者分开，做地址线时，充当地址线的低8位，高8位由P2口充当。  
7、晶振的接法或分类。  
 答：内接晶振和外接晶振。晶振与口线的距离越近越好。否则，会对其他部分造成高频干扰。  
8、键盘与控制器（或者是单片机）连接时是如何工作的？  
  答：通过控制器（或者是单片机）对键盘扫描，即：通过键盘与控制器相连导线上的电平值来判断按下的键盘，从而判断相应的键盘值，通过中断，调用相应的中断服务子程序。一般是通过键盘的行扫描和列扫描判断键盘。  
9、通信的三种解调方式。  答：调频、调相、调幅。  
10、语音信号的范围和传输比特。  
答：语音信号的频率为300—3400赫兹，取上限频率。一般取4000赫兹，有抽样定理可知最低抽样频率为8000赫兹，中国采用PCM编码调制，即位8段，因此传输比特为64K。（顺便提一点，中国采用的是A律，与欧洲是一样的，即13折线，日本、美国用的是u律，15折线）  
11、2M带宽。  答：语音传输是64K,中国用的是30/32线路系统，64K*32=2048k,即为我们所说的2M.  
12、无线传输为什么都是用的高频。  
  答：从客观上来说，使用的频段是已经订好的，常用的是80M—120M。从专业角度上来分析，是因为在高频段上能提供较为理想的信道，达到信息良好的传输和带宽的资源有效利用，而且这样所提供的信道带宽也比较宽。  
13、CDMA技术。  
  答：CDMA技术是码分多址技术，是无线通讯产品和服务的新时代率先开发的、用于提供十分清晰的语音效果的数字技术。通过利用数字编码"扩谱"无线电频率技术，CDMA能够提供比其他无线技术更好的、成本更低的语音效果、保密性、系统容量和灵活性，以及更加完善的服务。  
14、CDMA的工作。  
  答：CDMA利用扩谱技术将语音分解成数字化的小片断，然后进行编码，以区别每个电话。因而，大量的用户能够共享相同的频谱，从而大大提高系统的性能。也就是说，CDMA使无线服务提供商将更多的数字化信号挤压到一定的无线网络片断中去。  
15、常用的信道复用技术。  
  答：频分多路复用(FDM)，时分多路复用(TDM)，频分多址 (FDMA)，时分多址(TDMA)，码分多址(CDMA)。  
16、单片机对系统的滤波。  
  答：单片机对系统只能实现数字滤波，即通过一种数字算法对系统进行滤波。常用的有中值滤波，平滑滤波，程序滤波等。

单片机硬件工程师面试试题

一、现代通讯网络中广泛使用的交换方式有那两种？分组和电路
二．通常所说的TCP/IP协议对应于OSI模型的哪层？你认为网络模型分层有什么好处？如果让你来制订网络体系架构，你认为应该遵循什么原则？
第四（传输）和第三（网络）；方便调试和实现；分层实现
三．两个同步的时钟信号，一个为2M，一个为8K，用双踪示波器观察两个时钟信号，这时应该用哪个信号作为触发信号，为什么？
8k，所谓触发是同步的手段，如果用2M就不能观察8K了。
四．逻辑设计中应尽量使用同步设计，什么叫做同步设计？异步设计能带来哪些问题？在哪些场合可以使用异步设计？
采用同步时钟的为同步设计。异步可能带来毛刺。（同步的概念，同步为等待事情请求，处理器触发，这当中，你不能做某事，直到处理器回复完你的请求。异步：就是这当中，你还可以做其他的事情。）
五．什么情况下需要考虑高速信号设计，常用的信号匹配方式有哪些，各优缺点？
线长和波长可比。串联和并联，串联简单但效果一般，并联好但复杂。
六．提高硬件系统可靠性，应该从哪些方面进行考虑？
硬件：电源，应用成熟电路，多问厂家，多测试。软件：看门狗，多测试。
七、What is PC Chipset? （扬智电子笔试）
芯片组（Chipset）是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC（键盘控制器）、RTC（实时时钟控制器）、USB（通用串行总线）、Ultra DMA/33(66)EIDE数据传输方式和ACPI（高级能源管理）等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。
除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。
八、我国无线运行商有那几家？中国电信 中国联通 中国移动通讯等。

共同的注意点
1.一般情况下，面试官主要根据你的简历提问，所以一定要对自己负责，把简历上的东西搞明白；
2.个别招聘针对性特别强，就招目前他们确定方向的人，这种情况下，就要投其所好，尽量介绍其所关心的东西。
3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难。所以最好在面试前把该看的书看看。
4.虽然说技术面试是实力的较量与体现，但是不可否认，由于不用面试官/公司所专领域及爱好不同，也有面试也有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或责骂公司。
5.面试时要take it easy，对越是自己钟情的公司越要这样。

电子工程师笔试题目
2006年10月25日 星期三 下午 11:42
模拟电路  
1、    基尔霍夫定理的内容是什么？（仕兰微电子）  
基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个 
节点的电荷相等. 
基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 
2、平板电容公式(C=εS/4πkd)。（未知）  
3、最基本的如三极管曲线特性。（未知）  
4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）  
5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反  
馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 
 线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）  
6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）  
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）  
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）  
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点 
，特别是广泛采用差分结构的原因。（未知）  
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）  
11、画差放的两个输入管。（凹凸）  
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 
 运放电路。（仕兰微电子）  
13、用运算放大器组成一个10倍的放大器。（未知）  
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点 
 的 rise/fall时间。(Infineon笔试试题)  
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压 
，要求制这两种电路输入电压的频谱，卸险饬街值缏泛挝 咄 瞬ㄆ鳎 挝 屯 ?nbsp;波器 
。当RC<<T时，给出输入电压波形图，绘制两种电路的输出波形图。（未知）  
16、有源滤波器和无源滤波器的原理及区别?（新太硬件）  
17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),当其通过低通、 带 
通、高通滤波器后的信号表示方式。（未知）  
18、选择电阻时要考虑什么？（东信笔试题）  
19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管  
还是N管，为什么？（仕兰微电子）  
20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)  
21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 
 其优缺点。（仕兰微电子）  
22、画电流偏置的产生电路，并解释。（凹凸）  
23、史密斯特电路,求回差电压。（华为面试题）  
24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （ 
华为面试题）  
25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）  
26、VCO是什么,什么参数(压控振荡器?) （华为面试题）  
27、锁相环有哪几部分组成？（仕兰微电子）  
28、锁相环电路组成，振荡器（比如用D触发器如何搭）。（未知）  
29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）  
30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。（未 
知）  
31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线  
无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）  
32、微波电路的匹配电阻。（未知）  
33、DAC和ADC的实现各有哪些方法？（仕兰微电子）  
34、A/D电路组成、工作原理。（未知）  
35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何 
做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定 
会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就 不 
一样了，不好说什么了。（未知）  
____________________________________________________________  
数字电路  
1、同步电路和异步电路的区别是什么？（仕兰微电子）  
2、什么是同步逻辑和异步逻辑？（汉王笔试）  
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。  

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）  
线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 
 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。  
4、什么是Setup 和Holdup时间？（汉王笔试）  
5、setup和holdup时间,区别.（南山之桥）  
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）  
7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11. 
06 上海笔试试题）  
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 
 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上 
升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数 
据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保 
持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不 
够，数据同样不能被打入触发器.建立时间(Setup Time)和保持时间（Hold time）。建立 
时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数 
据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样 
到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均 
超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。  
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。（仕兰微  
电子）  
9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）  
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致 
叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决 
方法：一是添加布尔式的消去项，二是在芯片外部加电容。  
10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）  
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间， 
而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输 
出端口加一上拉电阻接到5V或者12V。  
11、如何解决亚稳态。（飞利浦－大唐笔试）  
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 
稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平 
上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无 

用的输出电平可以沿信号通道上的各个触发器级联式传播下去。  
12、IC设计中同步复位与 异步复位的区别。（南山之桥）  
13、MOORE 与 MEELEY状态机的特征。（南山之桥）  
14、多时域设计中,如何处理信号跨时域。（南山之桥）  
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）  

Delay < period - setup ? hold  
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延 
迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为 
）  
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定 
最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）  
18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）  
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA2003.11.06 
 上海笔试试题）  
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入， 
使得输出依赖于关键路径。（未知）  
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优 
点），全加器等等。（未知）  
22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）  
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）  
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- 
well process.Plot its transfer curve (Vout-Vin) And also explain the operation 
 region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题c 
ircuit design-beijing-03.11.09）  
25、To design a CMOS invertor with balance rise and fall time,please define th 
e ration of channel width of PMOS and NMOS and explain?  
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）  
27、用mos管搭出一个二输入与非门。（扬智电子笔试）  
28、please draw the transistor level schematic of a cmos 2 input AND gate and  
explain which input has faster response for output rising edge.(less delay tim 
e)。（威盛笔试题circuit design-beijing-03.11.09）  
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试 
）  
30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题） 

31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）  
32、画出Y=A*B+C的cmos电路图。（科广试题）  
33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）  
34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）  
35、利用4选1实现F(x,y,z)=xz+yz’。（未知）  
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简） 
。  
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（ 
Infineon笔试）  
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么 
？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）  
39、用与非门等设计全加法器。（华为）  
40、给出两个门电路让你分析异同。（华为）  
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）  
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0  

多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）  
43、用波形表示D触发器的功能。（扬智电子笔试）  
44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）  
45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）  
46、画出DFF的结构图,用verilog实现之。（威盛）  
47、画出一种CMOS的D锁存器的电路图和版图。（未知）  
48、D触发器和D锁存器的区别。（新太硬件面试）  
49、简述latch和filp-flop的异同。（未知）  
50、LATCH和DFF的概念和区别。（未知）  
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 
（南山之桥）  
52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）  
53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）  
54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）  
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？  

56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出 

carryout和next-stage. （未知）  
57、用D触发器做个4进制的计数。（华为）  
58、实现N位Johnson Counter,N=5。（南山之桥）  
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微 
电子）  
60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）  
61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）  
62、写异步D触发器的verilog module。（扬智电子笔试）  
module dff8(clk , reset, d, q);  
input clk;  
input reset;  
input [7:0] d;  
output [7:0] q;  
reg [7:0] q;  
always @ (posedge clk or posedge reset)  
if(reset)  
q <= 0;  
else  
q <= d;  
endmodule  
63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试）  
module divide2( clk , clk_o, reset);  
input clk , reset;  
output clk_o;  
wire in;  
reg out ;  
always @ ( posedge clk or posedge reset)  
if ( reset)  
out <= 0;  
else  
out <= in;  
assign in = ~out;  
assign clk_o = out;  
endmodule  
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件 
有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）  
PAL，PLD，CPLD，FPGA。  
module dff8(clk , reset, d, q);  
input clk;  
input reset;  
input d;  
output q;  
reg q;  
always @ (posedge clk or posedge reset)  
if(reset)  
q <= 0;  
else  
q <= d;  
endmodule  
65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）  
66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）  
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）  
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的） 
。（威盛VIA 2003.11.06 上海笔试试题）  
69、描述一个交通信号灯的设计。（仕兰微电子）  
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）  
71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（ 
1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知 
）  
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1） 
画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计 

工程中可使用的工具及设计大致过程。（未知）  
73、画出可以检测10010串的状态图,并verilog实现之。（威盛）  
74、用FSM实现101101的序列检测模块。（南山之桥）  
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a： 00011001 
10110100100110  
b： 0000000000100100000000  
请画出state machine；请用RTL描述其state m