浙江大学嵌入式嵌入式系统2共151页.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2020/1/27,#,嵌入式硬件系统,浙江大学计算机学院,陈天洲,tzchenzju.edu,2019,年,3,月,2,嵌入式系统硬件部分,嵌入式系统软件部分,如人的灵魂，掌控着所有硬件的操作模式。通过优异的操作系统以及应用程序，把硬件功能发挥到及至。,如人的手、脚、头脑及感觉神经等部位，掌控了嵌入式系统的先天功能。如运算能力和扩展功能等。,3,1,嵌入式微处理器的发展,初期的划分,：,一般用途型,（仅包含单纯的,CPU,）,单片机控制器型,（将,CPU,、,ROM,、,RAM,、,I/O,做在一芯片上）,4,以处理器的位数来划分,4,位,8,位,16,位,32,位,64,位,单片机型,TMS1000,COPS,8048/49/50,8051/52,6801/04/05 Z8,8096/97,68200,ARM RISC CORE,MIPS 32 CORE,MIPS 64 CORE,一般用途型,4004,4040,8085 6809,Z80 6502 6802,8086 80286,80186,Z8000,80386 80486 68000/10/20/30/40,Pentium II/III,5,不同等级的处理器应用：,嵌入式处理器,应用产品,4,位,遥控器 相机 防盗器 玩具 简易计量表等,8,位,电视游戏机 空调 传真机 电话录音,16,位,手机 摄象机 录象机 各种多媒体应用,32,位,MODEM,掌上电脑 路由器 数码相机,GPRS,网络家庭,64,位,高级工作站 新型电脑游戏机 各种多媒体应用,6,1.1,四位及八位嵌入式系统微处理器,7,1.2 16,位以上嵌入式系统微处理器,8,1.3,协处理器（,Co-processor,）,Intel,推出的协处理器及其搭配的,X86,架构,微处理器名,协处理器名,Intel 8080,Intel 8087,Intel 80286,Intel 80287,Intel 80386SX,Intel 80387,Intel 80486SX,Intel 80487,9,1.4 RISC,和,CISC,计算机自,40,年代中叶问世以来，其体系结构的发展经历了：,简单,复杂极其复杂简单复杂极其复杂,10,CISC,计算机,复杂指令集计算机,(Complex Instruction Set Computer,背景,:,存储资源紧缺,强调编译优化,增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统来实现。,11,CISC,的特点,为节省存储空间，强调高代码密度，,指令格式不固定，指令可长可短，操作数可多可少；,寻址方式复杂多样，操作数可来自寄存器，也可来自存储器；,采用微程序控制，执行每条指令均需完成一个微指令序列；,CPI,，指令越复杂，,CPI,越大。,12,CISC,的主要缺点,指令使用频度不均衡。,高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。,大量复杂指令的控制逻辑不规整，不适于,VLSI,工艺,VLSI,的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。,(,微码的存控速度比,CPU,慢,5-10,倍,),。,软硬功能分配,复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，数据重复利用率低。,不利于先进指令级并行技术的采用,13,RISC,基本设计思想,减小,CPI:CPUtime=Instr_Count*CPI*Clock_cycle,精简指令集,:,保留最基本的,去掉复杂、使用频度不高的指令,采用,Load/Store,结构，有助于减少指令格式，统一存储器访问方式,采用硬接线控制代替微程序控制,14,RISC,精华,:,减少指令平均执行周期数,CPUtime=IC*,CPI,*CC,IC,RISC,IC,CISC,30%-40%,CC,RISC,CC,CISC,，,CPI,RISC,CPI,CISC,差距在缩小,超标量、超流水线、,VLIW,等系统结构，,目标在于减小,CPI,，可使,CPI1,15,RISC,的提出与发展,Load/Store,结构提出：,CDC6600(1963)-CRAY1(1976),RISC,思想最早在,IBM,公司提出，但不叫,RISC,，,IBM801,处理器是公认体现,RISC,思想的机器。,1980,年，,Berkeley,的,Patterson,和,Dizel,提出,RISC,名词，并研制了,RISC-,实验样机。,1981,年,Stenford,的,Hennessy,研制,MIPS,芯片。,85,年后推出商品化,RISC:MIPS1(1986),和,SPARC V1(1987),16,高性能,RISC,处理器典型,SUN,公司的,SPARC(1987),MIPS,公司的,SGI:MIPS(1986),HP,公司的,PA-RISC,IBM,Motorola,公司的,PowerPC,DEC,、,Compac,公司的,Alpha AXP,IBM,的,RS6000(1990),第一台,Superscalar RISC,机,17,1.5,数字信号处理器,(DSP),乘法与加法运算,离散傅立叶变换,(DFT),离散余弦变换,(DCT),Finite Impluse Respones,Filter,18,Process ability,New Applications,1975,1980,1985,1990,2019,2000,10,000,1,000,10,100,1,0.1,MIPS,8086,Pentium,IV,80286,i386,i486,Pentium,Pentium,II,Pentium,III,19,2,嵌入式片上系统,(SoC),SoC-System on Chip,CPU+DSP+USB+TCP/IP+GPRS+GSM+IEEE1394+BLUETOOCH+,SOC,的优点,:,改变内部工作电压，减少功耗,减少芯片对外管脚数，简化制造过程,减少外围驱动与电路板之间的信号传递，提高速度,内嵌的线路可以避免外部电路板在信号传递时引起的干扰,20,2.1 SOC,的设计开发,21,SOC System on Chip,简介,从狭义角度讲，它是信息系统的芯片集成，是将系统集成在一块芯片上,从广义角度讲，,SoC,就是一个微小型系统,SoC,不是各个芯片功能的简单叠加，而是从整个系统的功能和性能出发，用软硬结合的设计和验证方法，利用,IP,复用及深亚微米技术，在一个芯片上实现复杂的功能,SoC,是,ASIC(Application Specific Integrated Circuits),设计方法学中的新技术,22,SoC,是市场和技术共同推动的结果,从市场层面上看，人们对集成系统的需求也在提高,据预测，,SoC,销售额将从,2019,年的,136,亿美元，增长到,2019,年的,347,亿美元，年增长率超过,20%,。,从技术层面上看，以下几个方面推动了,SoC,技术的发展,微电子技术的不断创新和发展,计算机性能的大幅度提高,综合开发工具的自动化和智能化程度不断提高,硬件描述语言的发展,23,SoC,芯片设计中 的,IP,模块,SoC,的设计基础是,IP,（,Intellectual Property,）复用技术。,已有的,IC,电路以模块的形式在,SoC,芯片设计中调用这些可以被重复使用的,IC,模块就叫做,IP,模块,IP,模块是一种预先设计好，已经过验证，具有某种确定功能的集成电路、器件或部件。它有,3,种不同形式：软,IP,核,(soft IP core),、固,IP,核,(firm IP core),和硬,IP,核,(hard IP core),24,SoC,的发展重点,总线结构及互连技术,软、硬件的协同设计技术,IP,可重用技术,低功耗设计技术,可测性设计方法学,超深亚微米实现技术,25,SoC,具有的优势,降低耗电量：随电子产品向小型化、便携化发展，对其省电需求将大幅提升，由于,SoC,产品多采用内部讯号的传输，可以大幅降低功耗。,减少体积：数颗,IC,整合为一颗,SoC,后，可有效缩小电路板上占用的面积，达到重量轻、体积小的特色。,丰富系统功能：随微电子技术的发展，在相同的内部空间内，,SoC,可整合更多的功能元件和组件，丰富系统功能。,提高速度：随着芯片内部信号传递距离的缩短，信号的传输效率将提升，而使产品性能有所提高。,节省成本：理论上，,IP,模块的出现可以减少研发成本，降低研发时间，可适度节省成本。不过，在实际应用中，由于芯片结构的复杂性增强，也有可能导致测试成本增加，及生产成品率下降。,26,3,整和型嵌入式处理器,目前嵌入式处理器按其体系结构的不同可分为五大类,ARM,MIPS,POWER PC,X86,SH,系列,27,28,3.1 ARM,公司的,ARM RISC,处理器,ARM 7 Thumb,家族,ARM 9 Thumb,家族,ARM 10 Thumb,家族,29,30,3.2 Intel StrongARM,StrongARM 110,StrongARM 1100,StrongARM 1110,StrongARM 1111,31,32,3.3,德州仪器,TMS320 DSP,处理器,TMS320C5X DSP,家族,TMS320C6X DSP,家族,33,3.4 Philips,公司的,Trimedia,34,3.5,德州仪器,OMAP,处理器,35,3.6 INTEL,的,Xscale,架构处理器,基于,ARM V5TE,体系结构,兼容,ARM V5TE ISA,指令集（不支持浮点指令集）,在处理器内核周围提供了,指令和数据存储器管理单元,指令、数据和微小数据缓存,写缓冲、挂起缓冲和分支目标缓冲器,电源管理,性能监控,调试,JTAG,单元以及协处理器接口,MAC,协处理器,内核存储总线,36,37,Thin Clients,Network Devices,Office Automation,Kiosk/ATM,Game Platforms,IndustrialAutomation,Embedded Devices,Retail POS,Set-Top-Box,Gateway/Media Store,Intel Architecture,Intel XScale,38,3.7 MIPS RISC,39,40,从,1986,年推出,R2000,处理器以来，陆续推出,R3000,、,R4000,、,R8000,等。,之后,MIPS,公司的战略发生变化，把重点放在嵌入式系统。,2019,年，,MIPS,公司发布了,MIPS32,和,MIPS64,体系结构标准，集成了原来所有的,MIPS,指令集，并且增加了许多更强大的功能。,此后,MIPS,公司又陆续开发了高性能、低功耗的,32,位和,64,位处理器内核。,41,在,MIPS,的,32,位内核中,4K,系列对应于,SOC,应用设计；,M4K,系列内核是为在下一代消费电子、网络、宽带应用中越来越受欢迎的多,CPU SOC,所设计；,4KE,系列具有目前,32,位通用嵌入式处理器中最高的,DMIPS/MHz,性能指标；,4KS,系列由于采用了特殊的,SmartMIPS,体系结构，特别适用于需要安全数据传输的领域，比如网络、智能卡等；,Pro Series,系列则通过特有的,CorExtend,技术，使得,SOC,设计获得了空前的灵活性；,24K,系列除了支持,CorExtend,技术以外，还为,Java,和图形应用做了特别的优化。,5K,和,20Kc,系列属于,MIPS,的,64,位内核,5K,能提供,1.4DMIPS/MHz,的性能以及最低,350MHz,的运行速率。,20Kc,是当今最快的可授权嵌入式处理器内核。一般运行在,600MHz,，具有,7,段流水线的,20Kc,内核，能提供,1.2GFLOPS,的峰值浮点运算能力。,42,43,在嵌入式处理器市场中，基于,MIPS,内核的处理器占据了相当大的数量,2019,年，一共付运了,8700,万片采用,MIPS,内核的嵌入式处理器。,份额仅次于,ARM,位居全球第二。,在目前快速增长的比如,Cable Modem,、,DSL Modem,、,DVD,录像机等领域内，,MIPS,的市场份额位居第一。,MIPS,的合作伙伴包括了,AMD,，,IDT,，,NEC,，,TI,，,SONY,等众多厂商,44,3.8 Motorola,的,DragonBall VZ,45,3.9 Alchemy,处理器,AMD,公司在收购了,Alchemy Semiconductor Inc.,之后，推出了一系列的基于,MIPS,体系结构的,Alchemy,处理器,用途：,便携式设备、,VoIP,设备、,NAS,单元,AMD Alchemy,处理器家族包括,Au1000,、,Au1100,、,Au1500,和,Au1550,等四款,46,47,3.10 Power PC,体系结构,Motorola,半导体（现,Freescale,半导体）联合,IBM,以及苹果电脑,48,49,3.11 X86,体系结构,Intel X86,体系结构,AMD,最新的,X86,体系结构嵌入式处理器产品为,Geode,系列处理器,Geode GX DB533,采用,Geode 533,的嵌入式硬件系统,50,3.12 SH,体系结构,SH(SuperH),系列是由前日立半导体公司（现,Renesas,公司）推出的嵌入式处理器,SH,系列的,CPU,指令格式是固定的，只有一个字长，绝大多数指令是单周期完成的，即使是复杂的乘加指令也仅需,2,个时钟周期,为了克服内存访问的瓶颈，,SH,的,CPU,简化寻址方式，采用,Load/Store(,装载,/,存储,),结构，并且在片内设置高速缓存，以减少访问内存的时间,51,2019,年底，,SH,系列累计生产达,1.18,亿片。,SH,系列投入市场后，用量最多的是工业，占总量的,36%,，第二位是办公自动化，占总量的,26%,；第三位是消费领域；再其次的是通信领域。,此外，汽车导航、定位、控制系统，也是,SH,系列不小的一个市场。,在美国，,SH,系列占有较大的市场份额,52,53,4,总线,总线的主要参数有,总线的带宽,总线的位宽,总线的工作时钟频率,54,4.1 ISA,IBM,公司于,1981,年推出的基于,8,位机,PC/XT,的总线，称为,PC,总线,。,IBM,公司于,1984,年推出了,16,位,PC,机,PC/AT,，其总线称为,AT,总线,。然而,IBM,公司从未公布过他们的,AT,总线规格。,由,Intel,公司，,IEEE,和,EISA,集团联合开发了与,IBM/AT,原装机总线意义相近的,ISA,总线,，即,8/16,位的“工业标准结构”,(ISA-Industry Standard Architecture),总线。,55,4.2 PCI,1991,年下半年，,Intel,公司首先提出了,PCI,的概念。,并联合,IBM,、,Compaq,、,AST,、,HP,、,DEC,等,100,多家公司成立了,PCI,集团，其英文全称为：,Peripheral Component Interconnect Special Interest Group(,外围部件互连专业组,),，简称,PCISIG,56,4.3 I2C,PHILIPS,开发了一种用于内部,IC,控制的简单的双向两线串行总线,I2C(inter IC,总线,),57,4.4 PC104,PC104,是一种专门为嵌入式控制而定义的工业控制总线，实质上就是一种紧凑型的,IEEE-P996,PC104,有两个版本，,8,位和,16,位，分别与,PC,和,PC/AT,相对应。,PC104PLUS,则与,PCI,总线相对应,58,4.5 CAN,“Controller Area Network”,即控制器局域网,被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置,ECU,之间交换信息，形成汽车电子控制网络。,发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入,CAN,控制装置。,59,CPCI,ATCA,PCI EXPRESS,60,5,高速输入与输出接口,5.1 IrDA/FastIrDA,红外线发光二极管,发射,硅晶,PIN,光检二极管,接受,控制电路,61,距离,小于一尺,低速,9.6115K bps,高速,14M bps,更高速,16M bps,62,红外线接口,63,5.2 USB,IBM,、,Compaq,、,Nortel,、,NEC,、,Intel,以及,Microsoft,联合,12M bps,距离,5,米,树拓扑结构，,127,个点,低速,1.5 M bps,USB 2.0,速率高达,480Mbps,64,5.3 Ethernet/Fast Ethernet,802.3/802.3n,10M Ethernet,100M Ethernet,采用什么协议,?,CSMA/CD,65,5.4 IEEE1394,20400M bps,起源于,APPLE,的,FireWire,支持,63,个器件,长度几米,66,使用,1394,的数字机顶盒架构图,67,5.5,蓝牙模块（,bluetooth),无线传输收发单元,基频处理单元,数据传输接口,通信频率在,1.2GHZ,以内。,68,69,蓝牙和红外线的比较：,70,6,输入输出装置,6.1,触控面板,电容式,音波式,红外线式,近场感应式,电阻式,XGT,式,防水、防火、防刮、抗菌,71,电阻式触控面板结构,72,语音输入输出技术,语音识别输入的实现可以在嵌入式处理器功能足够强大时用相应的软件实现,也可以使用专用芯片增加一个硬件功能模块,语音识别技术以识别方法来分，有模板匹配法、随机模型法和概率语法分析法。这三种方法都属于统计模式识别方法。,以识别范围来分，分为语音从属（,speaker-dependent,）模式和语音独立（,speaker-independent,）模式,73,6,个,I/O,口实现的,55,按键矩阵的示意图,74,6.2 LCD,显示器,Liquid Crystal Display,液晶介于固态和液态,用于显示,GUI,（图象用户界面）环境下的文字和图象数据,适用于低压、微功耗电路。,75,段式液晶,常见段式液晶的每字为,8,段组成，即,8,字和一点，只能显示数字和部分字母。,字符型液晶,字符型液晶是用于显示字符和数字的，对于图形和汉字的显示方式与段式液晶无异,图形点阵式液晶,又将其分为,TN,、,STN,（,DSTN,）、,TFT,等几类,76,彩色,LCD,分：,主动式,LCD(,有源,active),高端产品使用,如,TFT,被动式,LCD(,无源,passive),中低端产品，如,STN,手机等,77,LCD,结构图,78,触摸屏,嵌入式系统中的触摸屏分为电阻式、电容式和电感式三种,其中电阻式触摸屏最为常用,电阻触摸屏的工作部分一般由三部分组成，两层透明的阻性导体层、两层导体之间的隔离层、电极,触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成电压梯度。,如有外力使得上下两层在某一点接触，则在电极未加电压的另一层可以测得接触点处的电压，从而知道接触点处的坐标。,79,电容式触摸屏,电容式触摸屏是一块四层复合玻璃屏，玻璃屏的内表面和夹层各涂一层,ITO,，四个角引出四个电极。,当用户触摸电容屏时，由于人体电场，用户手指和工作面形成一个耦合电容，,因为工作面上接有高频信号，于是手指会吸收一个很小的电流，这个电流分别从屏的四个角上的电极中流出，,理论上流经四个电极的电流与手指头到四角的距离成比例，控制器通过对四个电流比例的精密计算，得出位置,80,电感式触摸屏,电感式触摸屏的工作原理是在触摸笔中安装,LC,谐振线圈,通过改变与安装有激励线圈及感应线圈的触摸屏之间的空间距离，使电磁场发生变化从而计算出触点的位置,81,7,存储器,RAM(SRAM DRAM),ROM,EPROM,EEPROM,FLASH ROM,82,8,扩充装置,8.1 CF,扩充装,Compact Flash,所有,Windows CE,支持,83,8.2 SD,扩充装置（,Secure Digital,）,Panasonic Scandisk Toshiba,84,8.3 Memory Stick(Sony),85,8.4 Springboard(Palm os,的,Visor,专用）,86,闪速存储器,(FLASH),相对传统的,EEPROM,芯片，这种芯片可以用电气的方法快速地擦写,由于快擦写存储器不需要存储电容器，故其集成度更高，制造成本低于,DRAM,它使用方便，既具有,SRAM,读写的灵活性和较快的访问速度，又具有,ROM,在断电后可不丢失信息的特点，所以快擦写存储器技术发展最迅速,87,NOR,技术,NOR,技术（亦称为,Linear,技术）闪速存储器是最早出现的,Flash Memory,，目前仍是多数供应商支持的技术架构。它源于传统的,EPROM,器件，,与其它,Flash Memory,技术相比，具有可靠性高、随机读取速度快的优势，,在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用，如,PC,的,BIOS,固件、移动电话、硬盘驱动器的控制存储器等。,NOR,技术,Flash Memory,具有以下特点：,（程序和数据可存放在同一芯片上，拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从,Flash,中读取代码执行，而无需先将代码下载至,RAM,中再执行；,可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对块或整片进行预编程和擦除操作。,由于,NOR,技术,Flash Memory,的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，,NOR,技术显得力不从心。,88,NAND,技术,NAND,技术,Flash Memory,具有以下特点：,以页为单位进行读和编程操作，,1,页为,256,或,512B,（字节）；以块为单位进行擦除操作，,1,块为,4K,、,8K,或,16KB,。具有快编程和快擦除的功能，其块擦除时间是,2ms,；而,NOR,技术的块擦除时间达到几百,ms,。,数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。,芯片尺寸小，引脚少，是位成本,(bit cost),最低的固态存储器，将很快突破每兆字节,1,美元的价格限制。,芯片包含有失效块，其数目最大可达到,335,块（取决于存储器密度）。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。,Samsung,公司在,2019,年底开发出世界上第一颗,1Gb NAND,技术闪速存储器。,基于,NAND,的存储器可以取代硬盘或其他块设备。,89,AND,技术,AND,技术是,Hitachi,公司的专利技术。,AND,技术与,NAND,一样采用“大多数完好的存储器”概念,Hitachi,和,Mitsubishi,公司采用,0.18m,的制造工艺，并结合,MLC,技术，生产出芯片尺寸更小、存储容量更大、功耗更低的,512Mb-AND Flash Memory,，再利用双密度封装技术,DDP,（,Double Density Package Technology,），将,2,片,512Mb,芯片叠加在,1,片,TSOP48,的封装内，形成一片,1Gb,芯片。,HN29V51211T,具有突出的低功耗特性，读电流为,2mA,，待机电流仅为,1A,由于其内部存在与块大小一致的内部,RAM,缓冲区，使得,AND,技术不像其他采用,MLC,的闪速存储器技术那样写入性能严重下降。,90,由,EEPROM,派生的闪速存储器,EEPROM,具有很高的灵活性，可以单字节读写（不需要擦除，可直接改写数据），但存储密度小，单位成本高。,部分制造商生产出另一类以,EEPROM,做闪速存储阵列的,Flash Memory,，如,ATMEL,、,SST,的小扇区结构闪速存储器（,Small Sector Flash Memory,）和,ATMEL,的海量存储器（,Data-Flash Memory,）。,这类器件具有,EEPROM,与,NOR,技术,Flash Memory,二者折衷的性能特点：,读写的灵活性逊于,EEPROM,，不能直接改写数据。,与,EEPROM,比较，具有明显的成本优势。,存储密度比,EEPROM,大，但比,NOR,技术,Flash Memory,小,91,CF,卡,92,9.,嵌入式系统硬件方案分析与设计,三个阶段：,系统方案分析与设计,PCB,的仿真设计,PCB,的调试与测试,93,系统方案分析与设计阶段,根据系统所要完成的功能，选择合适的处理器和外围器件，完成系统的功能框图设计和原理图设计,94,PCB,仿真设计阶段,需要在,EDA,仿真设计平台下，对,PCB,板上的信号完整性、,EMI,等进行仿真，根据仿真结果来对,PCB,进行合理的布局布线，完成,PCB,的设计,95,PCB,的加工,对加工完成的,PCB,进行调试和测试，完成整个系统硬件的设计,96,以一个便携式,GPS,导航系统的开发实例来说明整个系统设计的流程,97,需求,便携式,GPS,导航系统是一个手持的电池供电系统，需要完成以下功能,能够存储电子地图信息并在,LCD,显示屏上显示,能够接收,GPS,信号，根据,GPS,收到的信息可以确定当前在地图中所处的位置,给定起点和终点可以计算出合理的行进路线,可以通过以太网下载更新电子地图或系统软件,有,USB,主端接口，满足,USB1.1,规范，可以挂接键盘、鼠标和存储设备等,98,分析,根据系统功能，可以确定该系统需要有以下的内存和功能接口,32MB Flash,存储器，用于存储电子地图信息,4MB Flash,存储器，用于存储系统软件,64MB SDRAM,，用作系统运行内存,TFT-LCD,接口，支持,16,位颜色，,6.4,英寸,TFT-LCD,显示屏,RS232,接口，用于与,GPS,模块通讯,10M,以太网接口,USB,主端接口,支持,6.4,英寸四线电阻式触摸屏,99,处理器的选择,嵌入式系统设计的差异性极大，因此选择是多样化的,选择：,PXA255,是,Intel,公司采用,XScale,微体系结构开发的一款嵌入式处理器，主要面向手持多媒体应用,特性,高性能、低功耗的,XScale,处理器核，时钟频率按不同型号分为,200MHz,、,300MHz,和,400MHz,系统总线速度比,PXA250,提高一倍，当内核工作在,400MHz,时系统总线频率为,200MHz,采用,0.18,微米工艺制造，,17 mm x 17 mm x 1.75mm,，,256,脚,PBGA,封装,采用,Intel,多媒体处理技术,增强型存储器控制器，支持,2.5V,3.3V,、,16,32,位的存储器,支持,MMC,SD,卡和,PCMCIA,CF,卡,提供,920Kbps,蓝牙接口,100,外围部件,存储器控制器。可为多种存储器芯片提供可编程的控制信号。支持,4,个,SDRAM,分区，,6,个,SRAM,、,SSRAM,、,FLASH,、,ROM,、,SROM,静态片选和,2,个,PCMCIA,或,COMPACT FLASH,槽,时钟和电源控制器。时钟可由,3.6864MHz,和一个可选的,32.768KHz,两种晶体驱动。,3.6864MHz,晶体驱动一个核心锁相环和一个外围锁相环。,32.768KHz,晶体产生一个硬件复位后选定的可选时钟源，用于驱动实时时钟,(RTC),、电源管理控制器和中断控制器,USB,从端设备控制器。支持多达,16,个终结点，提供一个内部产生的,48MHz,时钟,DMA,控制器。提供,16,个优先级不同的通道，用于响应来自片内外围部件和片外设备的数据传输请求,液晶控制器。提供支持双扫描无源阵列彩显（,DSTN,，俗称伪彩）或有源阵列彩显（,TFT,，俗称真彩）屏的接口。最大支持显示分辨率为,10241024,像素,101,AC97,控制器。支持,AC97 2.0,修订版本的多媒体数字信号编解码器，为立体,PCM,输入输出、,Modem,输入输出和单一的麦克风输入都提供了单独的,16,位通道,I2S,控制器。为标准,I2S,多媒体数字信号编解码器提供了串行连接。,I2S,控制器引脚与,AC97,控制器引脚复用,MMC,控制器。提供到标准存储卡的串行接口,数据传输速率最高可达,20Mbps,高速红外,(FIR),通讯端口。基于,4Mbps,的红外数据协会,(IrDA),规格，工作于半双工模式下,同步串行协议端口,(SSP),控制器。提供,7.2Kbps,到,1.84Mbps,的全双工同步串行接口。,SSP,接口支持,National Semiconductor,的,Microwire,协议、,Texas Instruments,的同步串行协议（,SSP,）和,Motorola,的,SPI,协议,I2C,总线接口单元。提供,2,个引脚的通用串行通讯端口，其中一个引脚用于数据和地址，另一个用于时钟,102,通用,I/O,引脚。每个引脚都可以独立地编程定义为输入或输出,4,个,UART,。每一个,UART,都能用作低速红外收发,全功能,UART(FFUART),：可编程波特率最大为,230Kbps,，提供完整的,modem,控制引脚,蓝牙,UART(BTUART),：可编程波特率最高可达,921Kbps,，提供部分,modem,控制引脚,标准,UART(STUART),：可编程波特率最高可达,230Kbps,，不提供任何,modem,控制引脚，但可通过,GPIO,引脚提供,硬件,UART(HWUART),：它带有硬件流控制，提供部分,modem,控制引脚，其编程可调的波特率可高达,921.6Kbps,。硬件,UART,的引脚与,PCMCIA,的控制引脚复用,实时时钟。实时时钟可提供恒定频率的输出，它带有可编程闹钟寄存器，可用于从休眠模式中唤醒处理器,OS,定时器。可用于提供一个带有,4,个寄存器的,3.6864MHz,参考计数器。这些寄存器可用于产生中断，其中一个还能用于产生看门狗中断,脉冲宽度调制,(PWM),。其频率和占空比可以独立编程,中断控制。中断控制器可以通过屏蔽寄存器禁用或启用单个中断源,网络同步串行协议端口,(NSSP),。该端口可用于连接其他的网络,ASIC,103,为什么选择,PXA255,？,处理器性能,不是在于挑选速度最快的处理器，而是在于选取能够完成作业的处理器和,I/O,子系统,可能会升级的系统，可以考虑在完成目前作业的情况下还能够有一定的性能余量处理器,便携式,GPS,导航系统在显示和路线计算方面对处理器的性能要求都比较高，而,PXA255,则具有较高的处理性能，系统时钟频率可以达到,400MHz,，外围总线频率可以达到,100MHz,，能够较好的完成该系统所要求的功能,104,集成外围接口,内部有集成的,LCD,控制器，可以直接支持,16,位颜色的,TFT-LCD,显示屏,有多个,UART,通讯口，可以方便的扩出与,GPS,模块通讯的,RS232,通讯口,使系统的设计变得相对简单,功耗,当工作在,400MHz,时钟频率运行模式下，,PXA255,的功耗的典型值仅为,411mW,如果降低工作频率，处理器的功耗会变得更低,PXA255,还提供了加速模式、运行模式、待机模式和睡眠模式这四种工作模式，可以方便的进行电源管理,在相应的开发板上做前期的试验评估，确保在软硬件方面都能够满足设计的要求,105,外围器件的选择,Micron,公司的,MT48LC16M16A2,是位宽为,16,位，容量为,32MB,的,SDRAM,。系统中采用两片,MT48LC16M16A2,来组成所需要的,32,位宽、,32MB,的运行内存。,Intel,公司的,TE28F160C3T,和,28F128J3C,是两款,NOR,型闪存。系统中分别采用两片,TE28F160C3T,和两片,28F128J3C,来用作系统程序的存储器和电子地图的存储器。,106,10M,以太网接口可以通过,CirrusLogic,公司的,CS8900A,来提供,CS8900A,是用于嵌入式设备的低成本以太局域网控制器。它的高度集成设计使其不再需要其它以太网控制器所必需的昂贵外部器件。,CS8900A,包括片上,RAM,，,10Base-T,传输和接收滤波器，以及带,24,毫安驱动的直接,ISA-,总线接口,107,Cypress,公司的,SL811HS,可用来提供系统中所需的满足,USB1.1,规范的,USB,主端接口。,SL811HS,是一个既可以作为,USB,主端也可以作为,USB,从端，既可以工作在全速模式（,12Mbps,）也可以工作在低速模式（,1.5Mbps,）的嵌入式,USB,主端,/,从端控制器,它可以直接与多种总线挂接，如嵌入式处理器的数据总线、,ISA,总线和,PCMCIA,总线等,108,TI,公司的,ADS7843E,是一款高性能低功耗的四线电阻式触摸屏控制器,通过它系统可以方便的挂接四线电阻式触摸屏,内部集成一个,12,位分辨率的模数转换器（,ADC,），最高转换速度可以达到,125KHz,，并通过串行口与处理器进行通讯,109,电源方案的设计,两种基本的直流,/,直流变换的电源供电方式,线性稳压电源,开关稳压电源,线性稳压电源,优点就是电路结构简单，可靠性高，所需电路元件数量少，电源纹波小,一个致命的弱点就是效率低，功耗大,开关稳压电源,优点就是转换效率高，一般可以达到,80,以上,升降压比较灵活,便携式,GPS,导航系统是一个电池供电的手持系统,尽量使用高转换效率的开关稳压电源来实现系统的供电,110,111,整体框架图,112,嵌入式系统硬件仿真设计,Cadence PSD PCB,仿真设计平台 为例,113,114,使用,Part Developer,工具创建,PXA255,原理图库,115,Concept-HDL,原理图输入界面,116,Allegro PCB,布局布线工具界面,117,PCB,板层设定界面,118,SPECCTRAQuest,仿真设计工具界面,119,数据线,D7,的拓扑结构,120,数据线,D7,的仿真波形,121,常用的终端匹配方法,122,加入串连电阻终端后数据线,D7,的拓扑结构,123,加入串连电阻终端后数据线,D7,的仿真波形,124,时钟线,SDCLK,的拓扑结构,125,时钟线,SDCLK,的仿真波形,126,加入串连电阻终端匹配后时钟线,SDCLK,的拓扑结构,127,系统实际工作时的照片,128,9,、软硬件协同设计,硬件设计工具（,EDA,工具）,系统级设计工具,Cadence,的,SPW,System View,模拟电路系统仿真工具,Pspice,EWB,PCB,设计工具,Protel,PADs,的,Power PCB&Tool Kit,Mentor,的,Expedition&Tool Kit,可编程逻辑器件设计工具,Mentor FPGA Advantage&ModelSim,Xilinx Foundation ISE&Tool Kit,各种综合和仿真第三方工具,129,软硬件协同设计定义与主要概念,软硬件协同设计定义,The meeting of system-level objectives by exp