8086系统结构PPT幻灯片课件.ppt

Titelmasterformat durch Klicken bearbeiten,Textmasterformate durch Klicken bearbeiten,Zweite Ebene,Dritte Ebene,Vierte Ebene,Fnfte Ebene,*,1,微机原理与接口技术,第二讲,1,2,第二章,8086,系统结构,概述,8086CPU,内部结构,8086CPU,引脚及功能,8086CPU,存储器组织,8086CPU,系统配置,8086CPU,时序,内 容 提 要,2,第二章,8086,系统结构,概 述,1.,由于制造工艺的原因，微处理器的结构方面所受的限制,引脚数限制,：（出于工艺和成本考虑）,8086,：,40,脚,80386,：,132,脚,80,486,：,168,脚,Pe,ntium,：,273,脚,Pentium III,：,370,脚,芯片面积限制,：,增大芯片面积，不但成本增加，反而使产品合格率下降，,因此不能盲目增大芯片面积。,器件速度限制：,目前微处理器采用,MOS,工艺，可以提高集成度，降低功耗，,但速度较馒，负载能力较弱。,3,3,第二章,8086,系统结构,2.,16,位微处,理器基本结构具有如下,特点,引脚功能复用,提高引脚利用率。例如，数据双向传输可由,“,读写,”,信号来控制，,决定数据处于输入还是输出状态,。,单总线结构由于有限的芯片面积，使得微处理器内部寄存器的数目、数据通路的位数,受到限制，因此绝大多数微处理器内部采用单总线为基础的结构。,可控三态电路,采用可控,三态,(,高电平、低电平及高阻,),电路与总线相连。当微处理器外部,总线同时连接多个部件时，可避免总线冲突相信号串扰，不工作器件所连,的三态电路处于,高阻,（也称浮空）,状态。,总线分时复用,地址总线和数据总线使用了相同的引脚，节省了引脚但操作时间增加了。,4,概 述,4,第二章,8086,系统结构,3.InteL 8086CPU,16,位微处理器，外型为双列直插式，有,40,个引脚；,时钟频率有,3,种：,808,6,型微处理器为,5MHz,80,861,型为,10MHz,，,80862,型为,8MHz,；,8086CPU,有,16,根数据线和,20,根地址线，直接寻址的空间为,2,20,，,即为,1M,字节。,8088CPU,内部结构与,8086,基本相同（但对外数据总线只有,8,条，,称为准,16,位微处理器,),。,5,概 述,5,一,8086CPU,内部,结构,7,2-1 8086CPU,结,构,一般,CPU,结构,:,DS,ES,SS,CS,IP,执 行 部 件,控 制 电 路,总线,接口,控制,电路,AX,BX,CX,DX,AH,BH,CH,DH,SP,BP,DI,SI,AL,BL,CL,DL,寄存器组,BIU,AB,DB,CB,地,址,加,法,器,数据暂存器,指,令,队,列,PSW,标志寄存器,EU,指令译码器,地址,AB,数据总线,DB,控制总线,CB,运,算,器,1.,总线接口部件,BIU,：,取指令,、,读操作数,、,送结果,。,2.,指令执行部件,EU,：,从,BIU,的指令队列中,取出指令,，,执行指令,。,EU,6,一,8086CPU,内部,结构,1.,总线接口部件,BIU,（,B,us,I,nterface,U,nit,）,功能,:,负责,8086,与存储器之间的信息交换。,组成,:,16,位段地址寄存器（,4,）,16,位指令指针寄存器,20,位物理地址加法器,6,字节指令队列,总线控制逻辑,工作过程,:,物理地址形成,从内存,取指令,指令排队,从内存读操作数,数据暂存器,送去,EU,执行,接收,EU,回来的结果,数据暂存器,写入内存,总线控制,9,2-1 8086CPU,结,构,DS,ES,SS,CS,执 行 部 件,控 制 电 路,总线,接口,控制,电路,BIU,AB,DB,CB,地,址,加,法,器,数据暂存器,指,令,队,列,地址,AB,数据总线,DB,控制总线,CB,IP,指令译码器,六,字,节,EU,执 行 部 件,控 制 电 路,指令译码器,EU,段寄存器,指针寄存器,7,2.,指令执行部件,BU,(,E,xecution,U,nit,),功能,指令译码、执行指令。,组成,:,算术逻辑运算单元,ALU,标志寄存器,PSW,寄存器组（,8,）,指令译码器,指令执行控制电路,工作过程,从,BIU,的指令队列取得指令、,进行译码、执行指令；,计算，并将指令执行的中间结果,写入寄存器组或标志寄存器；,2-1 8086CPU,结,构,AX,BX,CX,DX,AH,BH,CH,DH,SP,BP,DI,SI,AL,BL,CL,DL,寄存器组,PSW,标志寄存器,EU,运,算,ALU,器,执 行 部 件,控 制 电 路,指令译码器,11,最终的计算结 果送回至,BIU,的数据暂存器,一,8086CPU,内部,结构,8,一,8086CPU,内部,结构,工,作,过,程,12,2-1 8086CPU,结,构,9,一,8086CPU,内部,结构,2-1 8086CPU,结,构,3.,“,取指令,”,和,“,执行指令,”,的流水线技术,在,8086,中，,取指令部分（,BIU,）与执行指令部分（,BU,）是分开的。取指和,执行可以同时进行。由于大大地减少了等待取指令所需的时间，这种技术,一方面提高了,CPU,的运行效率，另一方面又降低了对与之相配的存储器的,存取速度的要求。,取指,执行,取指,执行,取指,执行,。,取指,取指,取指,取指,取指,取指,得到数据,。,等待,执行,执行,执行,执行。,BIU,EU,时间,时间,时间,在,8080/8085,以及标准的,8位处理器中，,取指令与执行指令是顺序进行的，,如下图所示：,10,DL,DH,CL,CH,BL,BH,AL,AH,二,寄存器结构,1.,寄存器的作用：,存放运算过程中所需要的操作数地址、操作数及中间结果。,2.,寄存器的特点：,存取速度比存储器快得多。,3.,寄存器的分类：,数据寄存器,指针和变址寄存器,段寄存器,指令指针及标志位寄存器,CS,DX,SP,BP,SI,DI,累加器,基址寄存器,计数寄存器,数据寄存器,代码段寄存器,数据段寄存器,堆栈段寄存器,附加段寄存器,堆栈指针寄存器,基址指针寄存器,源变址寄存器,目的变址寄存器,IP,PSW,指令指针寄存器,标志寄存器,指令指针和标志寄存器,指令和变址寄存器,13,段寄存器,数据寄存器,15,AX,BX,CX,8 7,0,0,15,15,0,15,0,2-1 8086CPU,结,构,ES,SS,DS,11,DL,DH,CL,CH,BL,BH,AL,AH,14,AX,累加器,Acc,umulator,BX,基数寄存器,Bas,e,CX,计数寄存器,Count,DX,数据寄存器,Data,SI,DI,BP,SP,DS,ES,SS,CS,IP,PSW,附加段寄存器,Extra Segment,堆栈段寄存器,Stack Segment,代码段寄存器,Code Segment,指令指针寄存器,Instruction Pointer,状态标志寄存器,Processor Status Word,段寄存器,控制寄存器,通,用,寄,存,器,源变址寄存器,Source Index,目的变址寄存器,Destination Index,基址指针寄存器,Base Point,堆栈指针寄存器,Stack Point,数据段寄存器,Data Segment,变址寄存器,指针寄存器,数据寄存器,2-1 8086CPU,结,构,二,寄存器结构,12,15,数据寄存器：,用于存放,16/8,位数据。,（,1,）累加器,AX,（,2,）基址寄存器,BX,（,3,）计数器,CX,（,4,）数据寄存器,DX,：,2-1 8086CPU,结,构,二,寄存器结构,特点,：,（,1,）数据寄存器既可作为,16,位数据寄存器使用，也可作为,8,位的寄存器使用。,（,2,）,8,位的寄存器,AH,、,AL,、,BH,、,BL,、,CH,、,CL,、,DH,和,DL,只能存放数据，不能存放地址。,（,3,）在某些指令里，数据寄存器会被隐含地使用到，这也是编写程序容易出错的地,方，需要加以注意。,13,2-1 8086CPU,结,构,二,寄存器结构,数据寄存器的隐含使用,14,2-1 8086CPU,结,构,二,寄存器结构,2.,指令和变址寄存器,堆栈指针寄存器,SP,在堆栈操作指令,PUSH,（数据进栈）和,POP,（数据出栈）中，用,SP,（隐含）指,示堆栈中当前栈顶的偏移位置。,基址指针寄存器,BP,用,MOV,（数据传送）指令读,/,写堆栈中的,数据时，用,BP,寻址堆栈的,16,位偏移地址。,源变址寄存器,SI,在串操作指令中，,SI,用于存放源操作数的偏移,地址，且,SI,的内容有自动加减修改功能。,目的变址寄存器,DI,在串操作指令中，,DI,用于存放目的操作数的偏,移地址，且,DI,的内容有自动加减修改功能。,注意：,（,1,）,SP,和,BP,通常和,SS,联用，可以对堆栈中的数据进行读写操作。,（,2,）在存储器寻址中，,SI,和,DI,通常与,DS,联用，为程序访问当前数据段提供操作数的段内偏移地址。,（,3,）其他场合，这些寄存器也可用来存放,16,位数据（注意不是,8,位）,15,17,3.,段寄存器,代码段寄存器,CS,数据段寄存器,DS,附加段寄存器,ES,堆栈段寄存器,SS,注,：,（,1,）,CS,、,DS,、,SS,、,ES,分别用于存储代码段、,数据段、堆栈段和附加段的起始地址，该值被,称为段基值或段基址。,（,2,）,1M,字节的存储空间可分为若干个（,16,）,逻辑段，每个逻辑段的容量为,64KB,。根据段内,存放的信息不同可分为代码段（存放程序）、,数据段（存放数据）、堆栈段（存放需要暂时,保存的信息）、和附加段（存放数据）。,每个段都是独立寻址的逻辑单位，空间上可以重叠。,（,3,）,8086,内部只有,4,个段寄存器，所以一个程序当前最多只能访问,4,个段，即一个代码段、,一个数据段、一个堆栈段和一个附加段。,2-1 8086CPU,结,构,二,寄存器结构,1MB,1MB,16,2-1 8086CPU,结构,二,寄存器结构,4.,指令指针寄存器,IP,（,1,）,16,位的寄存器，用于存放将要执行的指令,在现行代码段中的偏移地址。,（,2,）,IP,的内容是在启动程序执行时有系统自动设,置的，程序在运行过程中，,IP,的内容由,BIU,自动修,改，使,IP,始终指向下一条将要执行的指令地址。,（,3,）,IP,控制指令流的执行顺序。正常情况下，程,序不能直接修改,IP,的内容但当遇到跳转指令或调,用指令时，需要改变程序的执行顺序时，,IP,的内容,将被自动修改。,XXXX,IP,17,AH,AL,BH,BL,CH,CL,DH,DL,CS,DS,SS,ES,SP,BP,累加器,基址寄存器,计数寄存器,数据寄存器,代码段寄存器,数据段寄存器,堆栈段寄存器,附加段寄存器,堆栈指针寄存器,基址指针寄存器,源变址寄存器,目的变址寄存器,IP,PSW,指令指针寄存器,标志寄存器,指令指针和标志寄存器,SI,DI,指令和变址寄存器,段寄存器,通用寄存器,15,AX,BX,CX,DX,8 7,0,15,0,15,0,15,0,PSW,标志寄存器,15,11,10,2,0,OF DF,IF,TF SF,AF,PF,CF,状态标志,(6,个,),：,CP,、,PF,、,AF,、,ZF,、,SF,和,OF),控制标志,(3,个,),：,TF,、,IF,、,DF,19,存放运算结果的状态标志和控制标志。,常用于条件转移指令。,15 0,2-1 8086CPU,结,构,二,寄存器结构,5.,标志寄存器,PSW,ZF,9,8,7,6,4,18,DL,DH,CL,CH,BL,BH,AL,AH,标志寄存器,CS,DS,CX,DX,DP,累加器,基址寄存器,计数寄存器,数据寄存器,代码段寄存器,数据段寄存器,堆栈段寄存器,附加段寄存器,堆栈指针寄存器,基址指针寄存器,源变址寄存器,目的变址寄存器,IP,指令指针寄存器,PSW,指令指针和标志寄存器,BP,SI,DI,指令和变址寄存器,SS,ES,段寄存器,通用寄存器,15,AX,BX,8 7,0,15,0,15,0,15,0,5.,标志寄存器,PS,W,5,3,15,1,11 10 9 8 7 6,OF,DF IF TF,SF,ZF,4,AF,2,PF,0,CF,CF,(,Carrv Flag,),：,进位标志位,最高位有进位或借位时，,CF,1,。,PF,(,Parity Flag,),：,奇偶校验标志位,本次运算结果低,8,位中有偶数个,“,1”,时，,PF,1,；,有奇数个,“,1”,时，,PF,0,。,AF,(,Aux,iliary Flag,),：,辅助进位标志位,低,4,位向高,4,位进位或借位时，,AF,1,。（,BCD,数运算）,ZF,(Zero,Flag,),：,全零标志位,本次运算结果为,0,时，,ZF,1,，否则,ZF,0,。,SF,(Sign Flag,),：,符号标志位,本次运算结果的最高位为,1,时，,SF,1,，否则,SF,0,。可用于判断运算结果是正还是负。,OF,(Overflow Flag,),：,溢出标志位,本次运算过程中产生溢出时，,OF,1,。对带符号数，字节（,8,位）运算结果的范围为,-128+127,，字（,16,位）运算结果的范围为,-327,68+32767,超过此范围为溢出。,20,2-1 8086CPU,结,构,二,寄存器结构,19,DL,DH,CL,CH,BL,BH,AL,AH,指令指针寄存器,目的变址寄存器,源变址寄存器,基址指针寄存器,堆栈指针寄存器,标志寄存器,CS,DS,AX,BX,CX,DX,累加器,基址寄存器,计数寄存器,数据寄存器,代码段寄存器,数据段寄存器,堆栈段寄存器,附加段寄存器,IP,PSW,指令指针和标志寄存器,SP,BP,SI,DI,指令和编变址寄存器,0,8 7,15,0,15,通用寄存器,15,0,SS,ES,段寄存器,15,0,5.,标志寄存器,PS,W,TF,(,Trap Flag,),：,单步标志位,调试程序时，可设置单步工作方式，,TF,1,时，,则每执行完一条指令，就自动产生一次内部中,断，使用户能逐条跟踪程序进行调试。,IF,(,Interrupt Flag,),：,中断标志位,IF,1,时，允许,CPU,响应,可屏蔽中断,；当,IF,0,时，即使外部设备有中断申请，,CPU,也不响应。,对于,不可屏蔽中断,，这个标志位没有用。,DF,(,Dire,ction Flag,),：,方向标志位,控制串操作指令中地址指针变化方向，若在串操作指令中，,DF,0,，地址指针自动增量,，,即由低地址向高地址进行串操作；若,DF,1,，地址指针自动减量,，即由高地址向低地址,进行串操作。由,STD,指令可使,DF,标志位置,“,1,”,，由,CLD,指令可使,DF,标志位置,“,0,”,。,21,2-1 8086CPU,结,构,二,寄存器结构,5,3,15,1,11 10 9 8 7 6,OF,DF IF TF,SF,ZF,4,AF,2,PF,0,CF,20,22,2-2 8086CPU,的,引脚及其功能,8086,8088,CPU,芯片,：,包括,16,条数据线、,20,条地址线（低,16,位和数据线复用）、,17,根控制线、电源和地线。,封装,：双列直插式。,8086,8088,的工作模式：,最小模式,（单机系统）：系统中所需要的控制信号全部由,8086,直接提供；,最大模式,（多处理机系统）：系统中所需要的控制信号由总,线控制器,8288,提供。,2431,脚的,8,条引脚在两种工作模式中具有不同的功能。,概述：,21,23,2-2 8086CPU,的,引脚及其功能,8086,的引脚图,8088,的引脚图,22,2-2 8086CPU,的,引脚及其功能,本节分为以下三个部分：,8086,CPU,在最小模式中的引脚定义,8086,CPU,在最大模式中的引脚定义,8088,和,8086CPU,的不同之处,通用寄存器组,（,8,个,16,位寄存器）,专用,寄存器组,ALU,FLAGS,总线接口,控制电路,六字节,指令队列,2,BHE/S,7,A,19,/S,6,A,16,/S,3,AD,15,AD,0,INTA,RD WR,DT/R DEN ALE,TEST,INTR,NMI,RQ/GT,HOLD,HLDA,LOCK,QS,0,QS,1,S,2,S,1,S,0,3,CLK RESET READY MN/MX GND,24,总线接口单元,指令执行单元,23,2-2 8086CPU,的,引脚及其功能,分时复用,：,在总线周期,T1,状态，输出地址,A15,A0,；,在总线周期,T2T4,状态，,D,15D0,进行数据,读写,；,三态双向,：,传,送地址时输出；,传送数据时,双向,输入输出；,在中断响应及系统总线,“,保持响,应,”,周期,（,HLDA,输出高电平）时，呈高阻,状态。,25,一最小模式中的引脚定义,1.AD15,AD0,(,Address Data Bus,),16,条地址数据分时复用总线,分时复用,三态,双向,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,24,2-2 8086CPU,的,引脚及其功能,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,2.A19,S6,A16,S3,(,Address/Status,),分时复用：,在总线周期,T1,状态，输出访问存储器的最高,4,位,地址，,A19A16+A15A0,20,位,物理,地址,在总线周期,T2T4,状态，,S6S3,输出状态信息。,S6,=0,，表明,8086,当前连在总线上；,S5,=0,，禁止一切可屏蔽中断（,IF=1,）；,S5,=1,，允许可屏蔽中断（,IF=0,）；,S4:S3,，指示当前正在使用哪一个,段寄,存器,，,如下一页表格所示,。,地址状态分时复用线：,分时复用,输出,三态（高电平、低电平和高阻状态）,一,最小模式,26,25,DS,1 1,CS,或未使用任何段寄存器,1 0,SS,0 1,ES,0 0,当前正在使用的段寄存器,S4 S3,27,2-2 8086CPU,的,引脚及其功能,2.A19,S6,A16,S3,(,Address/Status,),一,最小模式,三态：,当系统总线处于,“,保持响应”,状态，这些引脚被置成高阻状态。,-,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDARQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,26,28,3.BHE,S7,(,Bus,High Enable,Status,),引脚,高,8,位数据总线允许状态信号,输出,三态,-,在存储器读,/,写、,I/O,端口读,/,写及中断响应,时，用作高,8,位数据,D15,D8,（也就是,奇数存储体,）,的选通信号。低电平有效,-,如,BHE,上的横线所示,-,在总线周期的,T1,状态，该引脚输出,BHE,指示高,8,位数据总线上数据有效，,AD0,引脚则指示低,8,位,数据线上数据有效,（用于选通,偶数存储体,）,。,在,T2,T4,及,TW,状态，,S7,输出状态信息,(,在,8086,芯片设计中，,S7,没有实际意义,),，在,“,保持响应,”,周期被置成高阻状态。,2-2 8086CPU,的,引脚及其功能,一,最小模式,DHE,AD0,数据总线控制,0,0,同时传送高,8,位和低,8,位的数据,0,1,传送高,8,位的数据,1,0,传送低,8,位的数据,1,1,无效,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,27,29,最小,/,最大工作模式选择信号,输入,当,MN/MX,外接高电平时：,CPU,工作在最小模式，单处理器系,统,CPU,提供所有总线控制信号；,当,MN/MX,接低电平时：,CPU,工作在最大模式，,CPU,的,S2S0,提供给总线控制器,8288,，由,8288,产生总线,控制信号，以支持构成,多处理器系统。,2-2 8086CPU,的,引脚及其功能,一,最小模式,4.MN,MX,(Minimum,Maximum,),8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GNDAD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,28,30,三态,输出,低电平有效,允许,CPU,读存储器或,I/O,端口，由,M/IO,信,号来区分是读存储器还是读,I/O,端口。,在读总线周期的,T2,、,T3,、,Tw,状态，,RD,为,低电平。,在,“保持响应”周期，被置成高阻,状态。,2-2 8086CPU,的,引脚及其功能,一,最小模式,5.RD,(,Read,),读选通信号,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,29,31,三态,输出,低电平有效,允许,CPU,写存储器或,I/O,端口，由,M/IO,信号来区分是写入存储器还是写入,I/O,端口。,在写总线周期的,T2,T3,、,Tw,状态，,WR,为低电平，表明,8086,正在进行写操作。,在,DMA,方式，被置成高阻状,态。,2-2 8086CPU,的,引脚及其功能,一,最小模式,6.WR,(,Write,),写选通信号,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,30,32,存储器或,I/O,端口选择信号,三态,输出,M/IO,信号为高电平，表明,CPU,正在访,问存储器；,M/IO,信号为低电平，表明,CPU,正在访问,I/O,端口。,在,DMA,方式时，,M/IO,为高阻状态。,2-2 8086CPU,的,引脚及其功能,一,最小模式,7.M,IO,(,Memory,Input and 0utput,),8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,31,33,地址锁存允许信号,输出,高电平有效,地址锁存器,8282,8283,的片选信号，在,时钟,周期的,T1,状态，,AL,E=1,，可将地址,/,数据总线,上传输的的地址信息锁存到,8282/8283,中。,注意,：,ALE,信号不能浮空（高阻）。,2-2 8086CPU,的,引脚及其功能,一,最小模式,8.ALE,(,Address Latch Enable,),8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE,(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,32,34,三态,输出,低电平有效,在时钟周期的,T2,、,T3,、,T4,及,Tw,状态，地址,/,数据,线上传送的是数据信息时，,DEN,信号有效。,在最小模式系统中，用数据收发器,8286/8287,增,加数据驱动能力时，,DEN,作数据总线收发器,8286/8287,的输出允许信号。,在,DMA,工作方式时，高阻状态。,2-2 8086CPU,的,引脚及其功能,一,最小模式,9.DEN,(Data Enable),数据允许信号,8086,CPU,40,39,38,37,36,35,3433,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN,(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,33,35,数据发送接收控制信号,三态,输出,用来控制数据收发器,8286/8287,的数据传送,方向。,DT/R,1,时，,CPU,发送数据，完成,写操作,；,DT/R,0,时，,CPU,从外部接收数据，完成,读,操作,。,在,DMA,方式时，被置成,高阻,状态。,2-2 8086CPU,的,引脚及其功能,一,最小模式,-,10.DT/R,(,Data Transmit,Receive,),8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R,(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,34,36,输入,高电平有效,接收由存储器或,I/O,端口发来的响应信号，,表示外部设备,“,已准备好,”,，,可进行数据,传送。,CPU,在每个总线周期的,T3,状态检测,READY,信号,线，如果是高电平，则,8086,按正常时序进行,读、写操作，不需要插入,Tw,；如果是低电平，,在,T3,状结束后，,CPU,插入一个或几个,Tw,等待状,态，直到,READY,信号有效后，才进入,T4,状态，,完成数据传达过程。,2-2 8086CPU,的,引脚及其功能,一,最小模式,11.READY,(,Ready,),准备就绪信号,8086,CPU,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,35,37,输入,高电平有效,CPU,接收到复位信号后，停止现行操作，并,初始化,其内部的寄存器,-,除,CS=0FFFFH,，,其余包括,IP,在内的所有寄存器的值均清零。,RESET,信号至少保持,4,个,时钟周期以上的高,电平。,复位过程：当它变为低电平时，,CPU,执行重,启动过程，,8086/8088,将从物理地址,FFFF0H,开始执行指令，一般在该地址放置一条转移,指令，以转到程序真正的入口地址。,2-2 8086CPU,的,引脚及其功能,一,最小模式,12.RESET,(,Reset,),复位信号,8086,CPU,40,39,38,37,3635,34,33,32,31,30,29,28,27,26,25,24,23,22,21,GND,AD14,AD13,AD12,AD11,AD10,AD9,AD8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,AD15,AD16/S3,AD17/S4,AD18/S5,AD19/S6,BHE/S7,MN/MX,RD,HOLD(RQ/GT0),HLDA(RQ/GT1),WR(LOCK),M/IO(S2),DT/R(S1),DEN(S0),ALE(QS0),INTA(QS1),TEST,READY,RESET,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,36,输入,电平触发,(,或边沿触发,),高电平有效,当外设接口向,CPU,发出中断申请时，,INTR,信号,变成高电平。,CPU,在每条指令周期的最后一个,时钟周期,T4,检测此信号，一旦检测到信号有效，,并且中断允许标志位,IF,1,时，,CPU,在当前指令,执行完后，转入中断响应周期，读取外设接口,的中断类型码，然后在存储器的中断向量表中,找到中断服务程序的入口地址，转入执行中断,服务程序。,2-2 8086CPU,的,引脚及其功能,一,最小模式,13.,INTR,(Interrupt Request),可屏蔽中断