ISE界面介绍及使用教程VHDL.ppt

One Column Text Page,北京中教仪装备技术有限公司,传统数字系统设计流程,设计目标,人工给出真值表,人工化简卡诺图,得到最简表达式,人工使用,LSI,电路实现,系统调试和验证,现代数字系统设计流程,设计目标,设计输入,功能级仿真,逻辑综合,时序仿真,系统调试与验证,entity lab1 is,port(a,b,c:in std_logic;,y :out std_logic);,end lab1;,architecture rtl of lab1 is,begin,yGenerate File,关闭该界面,基于,VHDL,语言的,ISE,设计流程,-,生成,PROM,文件并下载到,PROM,下面将生成的,PROM,文件烧到,PROM,芯片中。,选择,Boundary Scan,准备分配,PROM,文件给,XCF04S,基于,VHDL,语言的,ISE,设计流程,-,生成,PROM,文件并下载到,PROM,鼠标右键点击芯片图标,选择,Assign New Configuration,File,基于,VHDL,语言的,ISE,设计流程,-,生成,PROM,文件并下载到,PROM,选择,counter_burn.mcs,文件,点击“打开”按钮,基于,VHDL,语言的,ISE,设计流程,-,生成,PROM,文件并下载到,PROM,鼠标右健点击,芯片图标,出现,下面的菜单,点击“,Program”,选项，开始对,FPGA,进行编程,基于,VHDL,语言的,ISE,设计流程,-,生成,PROM,文件并下载到,PROM,出现编程进度条,编程完成后，出现,下面界面,基于,VHDL,语言的,ISE,设计流程,-,生成,PROM,文件并下载到,PROM,关闭电源重新上电，程序从,PROM,自动引导到,FPGA,芯片中。,关闭配置界面，不保存任何信息。,（一定不要保存,任何信息）,